D-flip-flop相关论文
As technology scales down, clock distribution networks (CDNs) in integrated circuits (ICs) are becoming increasingly sen......
提出了一种新颖的分频器设计方案，在高频段采用改进的CMOS源耦合逻辑（SCL）结构的主从D触发器进行分频，以满足高速要求；在低频段采用自锁......
一种用异或门及Ｄ触发器组成的０－－±１８０°相位差测量电路，能够测量两个同的交流量的相差及其相位关系。该电路可应用于并联逆变器恒......
提出了一种新颖的分频器设计方案，在高频段采用改进的CMOS源耦合逻辑（SCL）结构的主从D—Latch进行分频：在低频段采用自锁存的D触发器进......
