【摘 要】
：
对几种现有数字鉴频鉴相器(PFD)的性能缺陷进行了分析,提出了一种新型的单边鉴频的鉴频鉴相器,并通过了基于Hejian0.18umCMOS工艺的HSPICE模拟仿真验证。仿真结果表明,在1.8V电源电压和1GHz参考时钟的条件下,新的PFD结构不仅将死区减小到土10ps,而且工作频率可达到4.8GHz,适用于对速度和抖动性能有很高要求的锁相电路。
【机 构】
：
华南理工大学 物理科学与技术学院,广州 510640 华南理工大学 电子与信息学院,广州 5106
【出 处】
：
第十五届全国半导体集成电路、硅材料学术会议
论文部分内容阅读
对几种现有数字鉴频鉴相器(PFD)的性能缺陷进行了分析,提出了一种新型的单边鉴频的鉴频鉴相器,并通过了基于Hejian0.18umCMOS工艺的HSPICE模拟仿真验证。仿真结果表明,在1.8V电源电压和1GHz参考时钟的条件下,新的PFD结构不仅将死区减小到土10ps,而且工作频率可达到4.8GHz,适用于对速度和抖动性能有很高要求的锁相电路。
其他文献
在HBT外延生长SiGe基区时,通过掺入一定量(1×1020/cm3)的碳(C),有效抑制了SiGe HBT基区中高浓度硼(B)掺杂在器件热工艺过程中产生的热扩散和瞬态增强扩散效应,大大改善了HBT器件的直流特性和高频性能,Early电压达到2987V， 截止频率fr从7.4 GHz提高到12 GHz。
介绍了硅基多芯片组件(MCM-Si)的工艺流程和基本结构，并对其工艺特征及关键工艺因素进行了研究。硅多层布线及兼容焊盘，凸点的UBM结构、厚胶光刻、焊料凸点电镀及凸点回流成型、芯片凸点倒装焊等基础工艺是难点。通过大量的研究，基本建立了可应用于高可靠、高性能、小型化混合电路MCM-Si工艺技术平台。在该平台上研制的样品已通过H级可靠性摸底试验，其产品应用正在推广中。
随着功率双极集成电路在军民两用的各种电源管理、功率驱动等领域中应用日益广泛，集成电路工作电压逐步提高，原有工艺技术和工艺规范已不满足这类产品的要求。文章介绍了工作电压高于50V的功率器件硼基区工艺优化方案，给出了工艺结果及其在产品中的应用。
瞄准单片功率集成电路对BCD工艺的特殊需求,开展了BCD工艺兼容技术研究,解决了其关键技术问题,初步建立了 BCD工艺,制作出NPN管的BVCEO达到25V,β为50；VDMOS的BVDS达到35V,阈值电压为3V；PMOS的BVDS到14V,阈值电压为-0.8V；NMOS的BVDS达到15V,阈值电压为1.2v。
详述了深槽/浅槽隔离技术在双极SiGe集成电路中的实现，取了良好的隔离效果，完全符合实际应用。采用该技术，制作了符合实用要求的低噪声放大器。
辐射场效应管(RADFET)γ剂量探测器现在己经广泛应用到宇航、核电站和核医疗等部门的γ辐射剂量测量。RADFET γ剂量探测器是选用10Ω·cm左右、(100)晶面的n型硅单晶片，用改进的MOS场效应管加工工艺和特殊要求的氧化技术制作的一种特殊的P沟道增强型MOSFET。辐射灵敏度、一致性、稳定性以及温度响应是半导体探测器的重要指标。本文主要阐述了介绍了RADFETγ探测器的一些工艺对性能的影响
基于传统电流型压控振荡器,设计了一种全差分电流型结构,不仅提高了振荡频率,而且优化了噪声特性。设计采用HEJIAN0.18μm双阱CMOS工艺,利用Hspice进行仿真,仿真结果表明,振荡频率与传统结构相比有500MHz的提高,噪声特性方面有明显改进,低频时电源抑制比达到63dB,调谐范围达到2.7GHz。
VCO是频率源的关键部件,FMCW雷达的距离分辨率正比于VCO电调线性度。本文给出了VCO电调线性度的三种定义,对采用电抗补偿方法对VCO电调特性的影响进行了理论分析,为采用电抗补偿方法提供了理论依据。最后,采用ADS软件对电路进行仿真,仿真结果验证了所提理论的正确性,为以后设计高线性的VCO提供了理论依据。
介绍了一种新型分离自偏置TTL与CMOS接口电路。该电路具有高速、低功耗的优点，且其逻辑阈值电压对于工艺和电源电压的变化均不敏感，因而非常适宜应用于受电源噪声影响较大的SOI静态随机存取存储器电路中。
提出了容控数字频率抖动技术，对容控和流控数字频率抖动技术进行理论分析，建立了流控和容控频率抖动的调制系数解析模型。分析结果表明：容控数字频率抖动技术中调制电容、调制位数和时钟分频数越大，高次谐波抑制越好；容控数字频率抖动技术的芯片面积小于流控数字频率抖动技术芯片面积的10％，且容控调制不需流控数字频率抖动技术所必需的静态维持电流。