2. 您的位置
3. 首页
4. 会议论文
5. 一种高效的基于FIFO的共享端设备输入缓冲

一种高效的基于FIFO的共享端设备输入缓冲

来源 :第十七届计算机工程与工艺年会暨第三届微处理器技术论坛 | 被引量 : 0次 | 上传用户：huitianfly

【摘 要】

：

　　在多核处理器中，如何提高多核的并行处理能力和实现更高的存储带宽是研究的重点，而高效的输入缓冲是在较少的资源开销下提高多核处理器上下级间的传输效率和实际带宽利用率

【作 者】

：

马志超 刘胜 陈海燕 刘衡竹 

【机 构】

：

国防科技大学计算机学院 长沙410073

【出 处】

：

第十七届计算机工程与工艺年会暨第三届微处理器技术论坛

【发表日期】

：

2013年期

【关键词】

：

FIFO 存储设备 多核处理器 输入缓冲 带宽利用率 资源开销 有效途径 缓冲结构 

下载到本地 , 更方便阅读

下载此文 赞助VIP

声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架

论文部分内容阅读

　　在多核处理器中，如何提高多核的并行处理能力和实现更高的存储带宽是研究的重点，而高效的输入缓冲是在较少的资源开销下提高多核处理器上下级间的传输效率和实际带宽利用率的有效途径.本文主要以X-DSP的共享存储设备为背景，为其提出了一种高效的基于FIFO的共享端设备输入缓冲结构，注重描述了其输入/输出请求处理方法及归并处理等功能.与常规缓冲进行比较分析，使本文提出的机制能够在不影响传输带宽的基础上将存储面积减少为传统方案的56.25％.

其他文献

基于仿真的可配置结构级Register File功耗建模

　　本文分析了Register File (RF)结构中译码、读电路和写电路等不同部分静态功耗和动态功耗的构成，提出了符合RF物理结构和工作方式的功耗仿真方法，并基于特定工艺完成了RF各

会议

仿真方法可配置结构级静态功耗功耗计算动态功耗物理结构模型参数

基于X-DSP乘法部件设计的优化与实现

　　本文对X型DSP芯片乘法部件进行时序分析,得出关键路径为双精度浮点乘法的实现；然后采用基于预处理、结构调整和逻辑复制的思想对关键路径进行优化设计；最后在45nm CMOS工艺

会议

浮点乘法部件设计关键路径优化设计性能提高时序分析结构调整乘法部件

2015新气象

新寄语　　2015年，ES与你相伴。作为最忠实的E粉，你有什么话想对我们说？来吧，写下你们最想说的话：阅读杂志的感想与心得，与杂志相伴成长的故事，对杂志未来的期望和祝福，等等。我们每

期刊

英语广场赠送择优阅读黄金话语故事

一种多通道多链路无阻塞双向环形结构

　　本文针对多核微处理器设计中核间通信问题提出了一种多层通道多条链路并且无阻塞的双向环形互连结构.多层通道可以消除不同类型请求之间的相互打扰；读写通道层上双链路可

会议

多通道多链路无阻塞双向多层通道微处理器设计请求问题提出

并行前缀加法器设计比较

　　本文提出一种64位加法器的结构.二进制数加法是微处理器最基本的和常用到的操作.加法器的设计实现直接影响着微处理器的性能.并行前缀加法器是加快二进制数加法的通用技

会议

两级Cache一致性域扩展协议在混合验证系统中的可视化方法

　　本文提出了一种基于两级域Cache一致性(CC,Cache Coherent)扩展协议的报文路径信息在(C++ (SystemC)、Verilog)软硬件混合语言验证系统中的提取与可视化方法.该方法首先

会议

基于多源数据融合的网络安全态势感知

　　网络安全态势感知是当前分析复杂网络安全态势的有效方法之一。本文描述了网络安全态势感知的概念和模型，提出了基于多源数据融合的网络安全态势感知模型。采取基于信息融

会议

多源数据融合网络安全安全态势态势感知信息融合系统安全D-S证据理论融合网络

TNF-α与 chemerin 信号通路在前脂肪细胞分化中的细胞水平作用机制研究

学位

高性能浮点与定点转换部件的设计与实现

随着计算机发展水平的提高，数字信号处理器正逐渐转向大规模、高精度、宽并行方向发展。在高速数字信号处理中,由于浮点数能够提供较高的精度和较大的数据表示范围,浮点运算已

会议

数字信号处理器数据转换部件结构设计浮点运算

一种高性能图像匹配处理加速部件的设计与实现

　　本文设计和实现了一款高速图像匹配处理加速部件。它能够支持128比特接口的高速数据传输，模块化的逻辑结构，以及针对图像匹配需求的高速处理电路。重点研究了该部件的算法，

会议

高性能图像匹配匹配处理加速部件高速数据传输数据网络逻辑结构接口结构