【摘 要】
：
采用Trim软件和C++程序，仿真研究了n型4H-SiC质子辐照的位移效应，并建立了简单准确的解析模型。仿真结果表明，经过大剂量的高能质子辐照后，4H-SiC材料都出现载流子去除效应，迁移率下降，从而导致的电导率下降。研究表明，4H-SiC材料都具有很强的抗质子辐照能力，为4H-SiC在空间环境中的应用提供理论支持。
【机 构】
：
西安电子科技大学 微电子研究所 教育部宽禁带半导体材料重点实验室,西安 710071 西安武警工程
【出 处】
：
第十五届全国半导体集成电路、硅材料学术会议
论文部分内容阅读
采用Trim软件和C++程序，仿真研究了n型4H-SiC质子辐照的位移效应，并建立了简单准确的解析模型。仿真结果表明，经过大剂量的高能质子辐照后，4H-SiC材料都出现载流子去除效应，迁移率下降，从而导致的电导率下降。研究表明，4H-SiC材料都具有很强的抗质子辐照能力，为4H-SiC在空间环境中的应用提供理论支持。
其他文献
对所提出的新型三维横向功率器件SLOP-LDMOS的工作原理进行分析，借助仿真器设计该器件的结构参数。该器件在N区的注入剂量为4×1012cm-2,P区注入剂量为4.85×1012cm-2时，SLOP-LDMOS的击穿电压为288V，比导通电阻为30.78mΩ·cm2；相对于LDMOS的51.04mΩ·cm2(340V)降低了39.69％，较好改善了击穿电压与比导通电阻的矛盾。
功耗优化是现代VLSI设计的关键技术。日益增长的便携式电子产品市场，比如PDA、移动电话、数字摄像机和数码相机等都对低功耗有着迫切需求，它们不断推动着这个领域的研究与发展。另外，功耗问题也已经成为VLSI设计所必须考虑的一个关键问题。随着芯片集成度的增长，散热问题成为影响设计可靠性和封装成本的主要因素。所有这些使得功耗优化将成为VLSI设计中面临的核心问题。门控时钟技术是一种最常用的低功耗技术，本
A/D转换器是武器装备中比较重要的元器件。在研究A/D转换器时间参数测试原理及方法基础上，通过积木式仪器组合的方式，验证了测试原理的正确性。
采用Harrison变分法，研究了SiO2的缺陷能带结构和性质。当SiO2中形成缺陷能带时，引起应力感应漏电流(SILC)；当缺陷的间距更近时发生软击穿(SBD)；当缺陷的间距达到临界值时，发生不可逆转的硬击穿(HBD)。用一维缺陷原子链描述SiO2击穿通道，缺陷的势垒高度随着缺陷间距的减小而下降，SBD和HBD的特性差别源于击穿路径上的缺陷间距的差别。
采用SiO2的缺陷带模型解释电应力击穿SiO2薄膜由软击穿(SBD)到硬击穿(HBD)的电流突变。结果表明，当击穿通道上的缺陷原子的距离达到临界距离时，SiO2由具有低势垒的绝缘体，转变成Mott-Like缺陷导体，由此形成了软击穿(SBD)到硬击穿(HBD)的I-V特性的突变。
介绍了一种高压大功率微波PIN管用N型硅外延材料的制作工艺，即在常压外延设备上，采取特殊的工艺控制，在电阻率<0.002Ω·cm的N型衬底上实现了200um厚层超高阻外延生长。
在硅面(0001)方向偏8°4H-SiC衬底上生长外延层，生长温度为1580℃，压力为100mbar，采用气垫旋转技术的低压水平热壁反应系统(LP-HW-CVD)，得到了高质量的外延层。外延层表面形貌用扫描电子显微镜(SEM)和原子力显微镜(AFM)测量。测量表明，生长的4H-SiC外延层有很好的晶体结构和光滑的晶面，外延层表面无微管缺陷。生长速率为5μm/h，厚度均匀性为1％，无意掺杂浓度为n型
采用低压化学气相淀积(LPCVD)方法，在偏向晶向8°N型4H-SiC(0001)Si面衬底上水平热壁反应室进行同质外延生长。SEM扫描发现晶片并没有很明显的表面缺陷，C-V法测试出来的结果发现其无意掺杂的外延层为N型，其浓度为1.2×1015cm-3。对其无意掺杂的晶片进行初步分析，其厚度的均匀度都≤2％。
介绍了一种高阻厚层硅外延工艺。通过控制电阻率小于0.02Ωcm的重掺P型衬底的自掺杂，得到了P型高阻厚外延层，外延层的电阻率大于60Ωcm，厚度大于60μm。该工艺技术已经应用到硅外延片生产中，结果表明：外延片能够满足先进器件制作的需要。
介绍了在原有多晶硅平坦技术之上，采用新工艺利用现有的外延、精密减薄工艺，增加了两道工艺流程设置，使得多晶硅平坦化后，多晶硅表面平整度提高，同时为后工艺加工提供了有利保障。