CMOS组合电路开路故障的内建自测试方法

来源 :中国电子学会电路与系统学会第十八届年会 | 被引量 : 0次 | 上传用户:abo000
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
本文对CMOS组合电路开路故障的测试进行了讨论.针对开路故障的特征,首先提出了一种采用跳变次数进行响应分析的BIST方法,在该方法中,激励源产生特定的测试序列施加给被测电路,通过对电路输出值的跳变次数进行计数,再与无故障电路输出的跳变次数的期望值进行比较,从而可以检测到电路中是否存在开路故障,对于有n输入端的电路完成测试需要6×2个测试矢量.文中进一步提出了一种基于MISR(多输入移位寄存器)的响应分析的内建自测试方法,在对多开路故障进行测试的同时考虑到对固定型故障模型的测试.在该方法中可以用4×2个测试矢量同时完成对多开路故障和多固定型故障的有效测试 .
其他文献
本文介绍了用于车辆自动识别系统的RFID无源芯片的结构,芯片由模拟前端电路,数字控制电路与不挥发存储器三个主要部分组成,该结构具有一定的设计灵活性,稍加修改即可适应其它应用.芯片工作频率为915MHz.芯片从读定器发送的载波中获取能量并存储能量供芯片在载波被截断(读写器在载波上调制信号)或者反射载波(芯片以反射载波作为发送数据的方式)时使用.
本文对FIR数字理想低通滤波器加常用窗的实际过渡带进行研究,并给出数字低通滤波器加常用窗的实际过渡带宽.
本文在讨论了BP网络用于模拟电路故障诊断时的缺点后,提出了一种结构上类似于BP网络的新的神经网络--"透明"神经网络,并用具体的实例验证了该网络用于子网络级故障诊断的有效性.
电路元件的点阵图CEA是蔡少棠教授首先用于描述二端元器件的电压与电流关系.在他的综述性论文"Device Modeling Via Basic Nonlinear Circuit Elements"中对CEA图的标注,其中四点:R(0,0)、L(-1,0)、C(0,-1)和M(-1,-1),笔者认为这四点的标注值得进一步讨论.
本文分析了T-S型模糊神经网络混合学习算法在应用中样本数和规则数需要满足一定的关系.在网络输入-输出变量的个数已经确定的情况下,由于规则数受到这一关系的限制,将使网络的结构受到限制,从而使网络的逼近能力受到限制.把偏最小二乘回归(PLS)方法应用到T-S型模糊神经网络的学习算法中,可以解决上述问题.最后用实例验证了本文方法的有效性.
通过介绍红外及两总线通信复费率全电子电度表的工作原理和部分硬件电路,讨论其工作过程,并给出了主要程序流程图.
盲信源分离试图从一组混合观察数据中恢复未知的独立源信号.自然梯度算法是盲源分离的重要算法,因为它的性能独立于混合矩阵.本文利用自然梯度算法研究常见通信信号的盲信源分离问题,对于8个不同信号随机混合进行了计算机模拟实验,结果显示算法能够有效地恢复原始信号.
易早熟收敛是进化规划算法的致命缺点.本文在分析了导致进化规划算法早熟原因的基础上,提出了一种双群进化规划算法.该算法中,进化在两个子群间并行进行,通过使用不同的变异策略,实现种群在解空间具有尽可能分散的探索能力的同时在局部具有尽可能细致的搜索能力.通过子群重组实现子群间的信息交换.基于典型算例的仿真证明该算法具有更好的全局收敛性,更快的收敛速度和更强的鲁棒性.
文章(1)通过对模拟开关的实验测试 ,提出关于延时基本概念的深层次观点:检验电路系统中延时影响的标准,并不是该系统输入输出信号之间的延时值大小,而是该系统能否达到预期功能.(2)提出了一种改进结构的能够减小捕捉时间t〈,AC〉和跌落变化率的S/H电路,性能高达t=20ns、t=20ns,可以工作在20MSPS抽样频率对信号进行采样保持的场合.(3)报告了常规时序安排的带S/H采样系统中的一些重要数
Microwire总线是一种简易而高速的串行接口总线,广泛运用在与A/D,EEPROM以及显示驱动器等设备进行的串行通讯中.本文设计了一个通讯桥,提供片内总线与片外的MicrowireEEPROM之间的串行通讯.文章重点介绍该电路模块的顶层结构设计和有限状态机的实现方法,并给出Verilog描述.集成本设计电路的芯片已经在CHARTERED0.35um工艺成功流片.