论文部分内容阅读
LDPC码是一种逼近香农限的线性分组码，但其编码复杂度较大，通常具有码长的二次方复杂度。本文提出一种LDPC高效的编码结构，通过使用Q矩阵构造校验矩阵和生成矩阵，不仅使得校验矩阵是稀疏的，而且生成矩阵也是稀疏的。以IEEE P802.11n/D2.00中码长为648、码率1/2.的LDPC码设计，基于生成矩阵用VHDL语言完成编码器的设计，并在Quar-tusIl7.1进行了仿真。最后以Altera公司的FPGA芯片硬件平台上验证了该设计的性能。