论文部分内容阅读
随着集成电路的发展以及集成电路设计和生产的全球化,集成电路本身的安全问题引起了广泛的关注,目前已经发生了多起由于集成电路安全问题而影响到国家安全的案例,因此非常有必要对集成电路中可能存在的硬件木马电路进行检测。硬件木马能够在RTL设计阶段、DFT设计阶段、布局布线阶段或者芯片最终制造阶段插入,其可能被植入到专用集成电路(ASICs)、商用模块中(COTS)或微处理器中等模块中。我们能够得到这些电路的门级网表,因此本文进行了基于门级网表的硬件木马检测技术的研究,主要内容为:1.根据硬件木马电路的触发电路和执行电路的分类,分析其特征,并完成木马电路的特征提取;然后对待检测电路(CUD)的不同功能模块进行分析,根据其特点确定了基于门级网表的硬件木马检测技术的适用范围;2.在对电路的功能进行分析后,然后根据木马电路的结构特征,完成了对异常端口、异步电路、不可测电路和低翻转率节点等可疑信号的检测;3.根据ATPG的等价性原理,完成可疑信号中等价信号和冗余信号的移除,减少可疑信号的数量;然后根据可疑信号之间的相关性将可疑信号划分为可疑模块,随后根据模块的规模和特征分别通过拓扑或仿真两种方式获得其翻转概率,并通过翻转概率对可疑模块进行评估,进一步降低可疑信号的数量;最后通过对可疑信号进行修正,获取尽可能完整的木马电路;4.通过对网表文件的语义分析,以邻接表的数据结构完成门级网表在内存中的存储,并对时钟网络、复位网络和逻辑网路进行分离,对门级网表电路特征和抽象特征进行分析,确定门级网表数据存储结构。5.完成可疑模块和宿主电路的层次化,并分析可疑模块与宿主电路的连接关系,然后通过可疑模块的仿真和门级网表的电路特征,实现对木马电路的分析和确认;6.将基于门级网表的硬件木马检测技术和流程封装在图形用户界面(GUI)中,提供了一个简洁直观的方式实现门级网表上的硬件木马检测。