直接数字频率合成器(DDS)是现代频率合成的主要工具,它具有频率分辨率高,相位连续变化,频率转化快等优点。这种器件目前被广泛应用于众多领域。本文的主要目的是设计一种硬件资源消耗少且易于实现的DDS系统。首先,在分析了传统DDS的性能特点后,为了减少DDS的ROM消耗,本文采用了流水线结构的CORDIC算法代替传统DDS系统中采用的ROM查表法。其次,利用FPGA设计并实现了DDS系统的数字电路部分,包括相位累加器、调相加法器、相位幅度转化器和调幅乘法器,同时实现调幅、调相和调频功能。最后,利用Quartus II工具仿真验证了DDS的模块功能和系统功能,并且对比了传统DDS系统和本文设计的DDS系统的硬件开销情况。对比结果表明,采用CORDIC算法有助于减少DDS系统的ROM消耗。然后用Matlab对传统DDS系统和本文设计的DDS系统的输出频谱进行了仿真对比,结果表明,采用CORDIC算法有助于减少DDS系统的频谱杂散。