随着纳米技术的发展，以及IC设计和制造业技术的快速发展，高密度、高速、ASIC、SOC等新型芯片的不断涌现。基于传统的探针测试已经不能满足测试新的发展需求，严重影响了PCB板的生产成本。迫于形势在这种情况下边界扫描技术应运而生，芯片边界扫描测试技术为集成电路的可测性设计提供了一个体系结构和测试接口。利用边界扫描测试技术可以测试芯片或PCB的逻辑功能以及相互间的连接故障问题，已经成为数字系统可观性与可测性设计的主流。　　但是现在还有非完全边界扫描电路的广泛存在，以及有IC之间或PCB之间互联等问题，解决这些问题的一个捷径就是把扫描路径法扩展到整个板级或系统级。本文就是针对这两个关键问题进行板级内建自测试系统的研究，提高边界扫描测试技术的实用性。　　本设计采用可编程片上系统（SOPC）技术，提供灵活方便高效的片上系统解决方案，搭建基于Nios Ⅱ内核的边界扫描测试系统平台，实现将测试方案转换为符合1149.1标准的测试信号的功能，可以测试符合IEEE1149.1标准的器件、电路板及系统。最后，利用芯片本身具备的边界扫描控制器和接口，以及针对被测目标的测试算法（包括对芯片BSDL的解析和测试程序），组建了边界扫描测试系统，实现了对各被测链路的器件识别、边界扫描链路测试、内测试以及电路板级互连线测试等功能（开路和短路故障测试）。　　本文首先讨论了课题的提出背景及意义，以及边界扫描技术的发展现状、趋势，同时简要介绍了边界扫描测试原理；然后重点阐述了板级内建自测试的测试控制器的设计方法及测试算法等应用程序的开发思路，以及边界扫描测试系统的组建方法，实际测试结果和数据；最后进行了全文总结，并提出了一些设计上的改进愚见。