随着SoC技术的发展，软硬件协同设计技术也日趋成熟。该设计方法开发周期短，设计系统速度快、功耗低、集成度高，系统灵活性高等优势，成为SoC嵌入式开发的理想开发手段。本文以新型的SoC FPGA为硬件平台，采用软硬件协同设计方法对JPEG静态图像编码这一计算密集的算法应用进行设计实现。论文首先阐述了课题的研究背景以及相关技术的发展现状，然后对JPEG编码技术和软硬件协同设计的基本理论及设计流程进行了介绍。完成对系统进行需求分析和软硬件划分，以C语言为系统描述工具进行软件设计，搭建基于ARM的硬核处理器系统运行软件，将压缩流程中的色彩空间转换，离散余弦变换和量化这三个部分用VerilogHDL设计硬件加速器的形式实现，并对硬件加速器进行仿真和验证，最后以AXI总线从机的方式挂接在总线上与CPU进行通信完成软硬件协同设计，实现系统在速度，面积和功耗三个方面的优化配置。运用EDA软件的性能分析工具对硬件加速器做运行速度、资源消耗和功耗的定量分析，并对系统压缩完成图片进行评价。论文最后对该设计进行总结和展望，分析的数据将用于软硬件划分的进一步研究。