论文部分内容阅读
随着信息时代和数字时代的到来,数字信号处理已成为一门极其重要的学科和技术领域。数字技术革命导致了大量新的产品和解决方案的诞生,与之相随的是数字信号处理(DSP)领域的数字滤波器研究的发展。从20世纪70年代开始,工程师们就开始用分立元件构造专用数字滤波器。随着DSP ups和大规模集成电路(LSI)的发展,数字滤波器已经成为核心的DSP技术。随着FPGA制造工艺的不断发展,FPGA已经从传统的数字逻辑的设计,发展到用于进行数字信号处理和嵌入式系统的设计。这就使得数字信号处理技术向着多元化实现的方向发展。本文主要介绍基于FPGA的FIR滤波器设计与实现。本文采用并行分布式算法(DA算法)设计一个双通道257抽头直系数FIR数字滤波器以及不同通道数不同抽头系数个数的直系数FIR数字滤波器。我们在通用DA结构中增加额外的查找表、寄存器与加法器,我们给每个向量分配一个独立的ROM,最后得到一个流水线并行结构,这种结构可以达到更快的速度。测试结果表明：本文的设计比串行快了34%,所需的Slices数目仅仅多了20%,所需LUTs数目多了33%；含独立乘法器的结构Slices数目增加了42.7%,LUTs数目减少了11.8%,速度提高了130%。尽管具有独立乘法器的结构速度更快,但是其需要独立乘法器,这种实现有FPGA芯片中独立乘法器数目的限制,对大规模数字系统设计对资源需求产生限制,例如,对于Xilinx Virtex-4芯片,芯片中独立乘法器的数目仅有48个,而Slices资源与LUTs资源有数十万乃至百万个,这些独立乘法器无法满足更大规模FIR数字滤波器需求,这就限制了采用独立乘法器结构FIR滤波器在基于FPGA设计领域中的应用。因此,本文的设计能更好兼顾滤波器速度和FPGA资源两个因素。本文比较了不同算法、不同架构、不同阶数等FIR滤波器,验证了部分因素对滤波器设计的影响,即：通道数增加,处理速度减小。例如,单输入2抽头FIR数字滤波器比单输入65抽头FIR数字滤波器快了62%；单通道65抽头FIR数字滤波器比双通道65抽头FIR数字滤波器快了50%。这将使设计者设计时能更准确根据需求设计合理FIR数字滤波器。