IBM PPC405是一款32位的精简指令集处理器核,它所应用的Power PC架构广泛应用于嵌入式系统中。基于XX协议的SOC芯片就是利用Power PC实现了控制整个电路的功能。该芯片运用于航天系统中,具有光纤信号的收发功能,是国内首款基于XX协议的芯片,具有巨大的军事意义和一定的经济效益。为了保证Power PC源代码的正确性,对其进行验证就显得尤为重要。在当今百万门超大规模集成电路、可重用IP和片上系统(SOC)的时代,验证几乎占了整个设计工作的70%,验证是RTL设计工作的两倍。芯片设计中,至少有60%以上需要两次投片,因此验证是提高流片成功率非常重要的步骤。笔者参与了除Power PC物理验证以外的所有前端验证流程,包括功能仿真验证、可测性设计、静态时序分析、形式验证。对保证该SOC芯片的Power PC部分的正确性起到了关键作用。本论文的主要研究内容和本人所做的工作主要有:1、对Power PC进行功能验证。包括搭建完整的测试平台,利用SystemVerilog进行BFM的编写即为Power PC模拟验证环境;Power PC测试激励的生成;并建立Scoreboard来进行结果比对检查输出结果的正确性。2、采用基于扫描链的可测性设计技术,并将ATPG技术应用其中,以便能对流片后的芯片电路进行高效测试。3、完成对Power PC的时序验证。通过对综合后的门级网表进行静态时序分析,检查其关键路径的时序是否满足要求。4、完成对Power PC的形式验证。通过对RTL与gate_netlist的对比,验证其在转译过程中功能是否正确。本论文对功能验证、扫描路径的可测性设计、时序验证和形式验证的的理论知识都进行了详细的阐述;同时利用SystemVerilog针对处理器核搭建了通用、快速的验证平台;建立了一套自动化程度非常高的脚本可以用于逻辑综合、时序分析和形式验证;同时对于MCU(微控制器)建立了一套合理可行的前端验证流程。