5G(The 5th-Generation Mobile Communication,第五代移动通信技术)已成为新一代国际主流通信标准,其网络结构相较于传统的LTE(Long Term Evolution,长期演进)网络更加复杂,给网络测试及维护带来了巨大挑战,开发新一代面向5G的空口监测系统有助于攻克5G网络测试的技术难点。5G系统中,PDCCH(Physical Downlink Control Channel,物理下行控制信道)是资源调度的核心,因此快速准确地解析PDCCH是5G空口监测系统正常运转的关键。本文以3GPP R15版本5G协议标准为基础,进行5G空口监测系统中PDCCH信道的研究与实现,对PDCCH接收处理流程中各模块的原理及算法进行研究,并完成基于FPGA(Field Programmable Gate Array,现场可编程门阵列)的设计与实现。主要工作内容如下:1.本文针对PDCCH中信道估计算法和Polar译码的SCL(Successive Cancellation List,列表串行消除)算法进行性能与复杂度分析,选取最小二乘算法与一阶线性插值算法结合的方案作为信道估计模块的设计及实现方案,选取路径宽度为8的SCL译码算法作为Polar译码器实现算法。2.本文对PDCCH盲检方案进行研究,提出一种基于频谱感知的改进盲检方案。在本文设定的仿真参数下,改进盲检方案的平均盲检次数远低于穷举盲检方案,高于功率检测盲检方案,但漏检概率低于功率检测盲检方案,是一种盲检效率和盲检性能较为均衡的盲检方案。为满足项目当前阶段的实时性需求,减少盲检流程所消耗的时间,本文选择盲检次数最少的功率检测盲检方案作为本课题的PDCCH盲检方案,并进行FPGA设计与实现。3.本文使用Verilog硬件描述语言对PDCCH接收链路中各模块进行FPGA实现,并搭建PDCCH接收链路。使用Model Sim仿真软件对各模块进行功能仿真,验证其正确性。最后对整体链路进行资源消耗分析和时序分析,验证设计方案的合理性。FPGA仿真测试结果表明,本文的设计方案能够准确快速地解析PDCCH。在200MHz的系统时钟下,完成一次PDCCH接收处理流程所需的最大时间为约为0.125ms,满足协议中数据处理的时间要求。PDCCH接收链路的FPGA芯片资源总体消耗率约为9%,资源使用合理,可为本课题后续的多小区及多通道扩展提供条件。