2000年10月2日,美国国家标准和技术研究所宣布采用Rijndael算法作为高级加密标准,并于2002年5月26日正式生效,这预示着AES将在今后很长的一段时间内在信息安全中扮演重要角色。因此对AES实现的研究成为国内外的热点,会在信息安全领域得到广泛应用。用FPGA实现AES算法具有快速、灵活、开发周期短等优点。多家公司和机构已在着手相关工作,因此开发具有自主知识产权的IP核具有现实意义,本文就是对AES算法的FPGA高速设计和实现进行研究。 本文先是介绍了算法的数学基础、整体结构、基本变换以及加密、解密流程;接着又介绍了实现该算法FPGA设计所选择的开发工具、开发语言和所选用的芯片;在此基础上着重阐述了AES算法的FPGA设计,对系统的实现进行了分析,确定了实现方案、参数以及关键技术等,在比较了常用的设计结构后,提出了适合于高速并行设计的新结构,并给出了总体设计框图,然后对各个部分的设计予以分别阐述,最终将设计编码实现。最后,给出了整个设计的优化和测试。 高速设计中,使用了流水线方法进行并行设计,以提高速度,考虑到应用的不同范围,分别进行了8位、16位、32位数据宽度的设计。针对不同数据宽度的实现,采用了不同的设计结构,使得速度和面积得以平衡;在对高速设计情况下,采用了有别与传统设计方法的部分流水线结构;采用逻辑锁技术进行系统优化,将测试增加的模块集成到FPGA中,方便了测试。最终得到了性能数据和测试数据,在性能上具有较大的优势。