随着电子信息科学技术的快速发展,计算机技术和集成电路技术也取得了快速的发展,现代电子电路系统设计技术发生了重大的变化。采用传统的小规模集成电路芯片加连线的设计方法,既费时又消耗大量器材,已经不能满足现代电子系统设计的要求。计算机仿真教学已成为培养学生工程实践能力的重要手段。本文开发出了一套具有上位机软件系统和下位机硬件系统的计算机组成原理实验系统,对于学生巩固计算机组成原理课程的理论,CPU各个功能部件如何工作,促进学生的感性认识,培养学生计算机应用能力和创新能力等方面起了积极的作用。在上位机的设计开发中,使用了C++-builder 6.0开发出了一套具有可视化界面的上位机管理系统,实验者可以在上位机管理系统中对计算机组成的各个部分进行模拟设计、功能验证和指令编译与下载等功能。本文在对动态部分可重构FPGA做了深入研究的基础上,采用了动态部分可重构FPGA外加输入模块、显示模块、时钟模块的硬件电路结构设计出了实验系统的下位机。动态部分可重构FPGA的使用减少了硬件电路的占用空间,降低了硬件电路的复杂性,提高了硬件电路的稳定性。动态部分可重构FPGA的设计采用了基于EAPR (Early Access Partial Reconfiguration)的设计流程,并对下位机硬件系统的各个功能模块进行了设计与功能验证。本文采用了Xilinx公司的Planahead软件实现了动态部分可重构FPGA的设计,得到了可以提交给用户使用的具有完整功能的FPGA配置文件。并对上位机和下位机的功能进行了仿真验证。在文章的最后,总结了本论文的工作重点以及不足之处。