作为模拟信号与数字信号的接口,模数转换器(ADC)是现代电子系统中不可或缺的重要组成部分。相对于其他类型的ADC,逐次逼近型模数转换器(SAR ADC)具有结构简单、功耗低等特性,并且其性能不受工艺尺寸减小的影响。因此,高性能SAR ADC的设计一直以来都是业界和学术界的研究热点。SAR ADC的工作方式决定了其内部电路的工作频率远高于采样频率,因此参考电压源需要很强的驱动能力来使比较电平快速建立。而如果由外部电路提供参考电压,则芯片内部需添加大量的去耦电容来减小参考电压的震荡。本文设计了一种集成了参考电压缓冲器的采样率为200kS/s的12位SAR ADC。为降低参考电压缓冲器的带宽要求,数模转换器(DAC)在比较器在比较出结果后立即根据比较结果进行下一比较电平的建立,而SAR ADC中的逐次逼近逻辑亦根据比较器工作方式进行了优化,从而呈现出半同步特性。此外,为提高电路的集成度,在分析各类不同结构电荷重分配式DAC的基础上,提出了整合参考电压缓冲器输出端电阻的阻容混合式DAC,并通过Matlab软件对其进行了行为级建模和仿真验证。整体电路与版图基于CSMC 0.18μm CMOS工艺实现,芯片的总面积为1.3×1.1mm2,核心面积为540×370μm2,模拟部分与数字部分分别采用3.3V和1.8V进行供电。后仿实验结果表明,所设计SAR ADC的DNL为-0.1/0.6LSB,INL为-0.9/0.5LSB。在2V的参考电压下,当输入为99.4kHz的正弦波时,ENOB为11.05位,SFDR为76.5dB,整体功耗为245μW。