随着社会的发展与进步,人们对实时数字相干光通信系统中数据传输速率的要求越来越高。在以往的低速率实时数字相干光通信系统中,由于数据传输速率低,所以接收端数字信号处理(DSP)算法的并行度低,并且在现场可编程门阵列(FPGA)中实现简单,但是随着数据速率的提升,就需要在有限资源的FPGA中实现并行化更高的DSP算法。在本文中主要着眼于DSP算法中的时钟恢复算法的并行化,通过对传统并行化时钟恢复算法的改进来得到一种复杂度低、占用资源量少的改进并行化时钟恢复算法。本文的具体研究内容分为以下两部分:首先,完成了基于Matlab的并行化时钟恢复算法伪代码,并对传统并行时钟恢复算法进行改进,通过使用共享数控振荡器(SNCO)来代替独立数控振荡器(INCO),在性能不变的情况下,节省算法资源量16%以上,并在2.5Gbaud的QPSK和16QAM实验平台上对上述算法进行了离线实验验证。主要是对浮点型QPSK/16QAM传统并行时钟恢复算法、定点型QPSK/16QAM传统并行时钟恢复算法、浮点型QPSK/16QAM改进并行时钟恢复算法、定点型QPSK/16QAM改进并行时钟恢复算法的性能进行了对比分析。其次,完成了基于Quartus Ⅱ的QPSK并行时钟恢复算法Verilog代码,在基于FPGA的2.5Gbaud QPSK离线实验平台上对该算法进行了离线实验验证,并在基于FPGA的2.5Gbaud QPSK实时数字相干光通信实验平台上对上述算法进行在线实验验证。基于本文实现的实时并行时钟恢复算法,实现了对2.5Gbaud QPSK信号的实时时钟恢复。