在集成电路制造水平呈指数级上升的当今时代，集成电路的版图设计和制造工艺不断完善，然而却始终不能彻底消除因缺陷造成的成品率降低问题。关键面积问题的深入研究可以在电路芯片投入大规模生产之前较好地分析集成电路版图对缺陷的敏感度，有效地预测成品率，从而通过改变版图设计和改善制造工艺等手段提高成品率。在关键面积提取的诸多算法当中，基于数学形态学的提取算法具有算法思想直观、提取效率高、计算结果准确、便于仿真实现等特点，因而备受研究人员关注。本文通过深入研究已有的关键面积计算模型和集成电路工艺缺陷，取得了如下研究成果：　　1.对关键面积特别是开路关键面积计算模型进行了研究。本文从成品率预测入手，引入关键面积概念，阐明提取关键面积对优化版图，提高集成电路成品率的重要作用，通过分析对比已有的关键面积提取方法和计算模型的优缺点，提出一种基于缺陷特征的开路关键面积计算新模型。该模型使用数学形态学理论对版图线网或单根导体进行操作，重点对膨胀算法进行了改进，具有较高的提取效率和较强的泛用性。　　2.根据此模型设计并通过MATLAB仿真实现了对应的提取算法。该算法的实现步骤为：首先，对待处理的电路版图进行灰度化、二值化处理，创建一个与之大小相同的全零矩阵，将电路版图线网进行扫描，把线网轮廓分割为单个线条，提取其详细信息，同时获取缺陷的特征信息；而后运用数学形态学中的膨胀运算对缺陷进行拷贝，将结果与全零的初始矩阵累加，累加结果大于1的区域面积即为整体版图的开路关键面积。　　3.对算法进行了实际应用验证。使用本文提出的关键面积提取算法，在对版图线网进行膨胀运算时分别采用本文设计的快速膨胀算法和MATLAB自带库函数中的膨胀算法进行对比，在大型版图Synthesized OpenSparc Circuit上使用MATLAB软件进行仿真，从实验结果看，两种算法具有相同的关键面积提取精度，但本文使用的快速膨胀算法使用了较少的运算时间，显示出本文模型与算法具有较强的可行性和较高的运算效率。　　4.使用本文算法提取的开路关键面积运用到版图优化之中。通过减小开路关键面积来实现版图优化是提高集成电路成品率的有效途径。使用本文的开路关键面积提取方法可以将版图的关键区域具体到单独的导体线路，之后可以采取加宽关键区域内导体宽度的方法减小开路关键面积，进而降低版图对缺陷的敏感程度，提高集成电路的成品率。使用本方法进行版图优化，其整个过程均可以在普通计算机上通过软件仿真实现，运行成本较低，且可以设置不同的运行环境，确保实验数据具有稳定性和可靠性。