随着CMOS集成电路的快速发展,集成电路的基本单元MOSFET器件的几何尺寸不断缩小。在这种条件下,器件的栅介质性能、沟道迁移率以及短沟道控制力、可靠性等方面随之遇到严峻挑战。特别是进入16纳米及以下节点以后,CMOS器件需要有更高介电常数的栅介质薄膜、高迁移率的沟道材料以及新型器件结构。因此本文以铪基氧化物栅介质材料为研究对象,探索了 PEALD制备工艺和不同元素掺杂对铪基薄膜高k栅介质材料性能的影响,并考察铪基高k栅介质在ETSOI MOSFET器件中应用的可行性。具体研究内容如下:（1）研究了 PEALD制备工艺对HfO₂薄膜的材料性能影响。实验表明,以O₂等离子·体为氧前驱体条件下,Ar作为载气较N₂作为载气所制备的HfO₂薄膜质量更优。其主要原因是N₂载气在等离子条件下参与HfO₂薄膜的沉积反应并以Hf-N-O和Hf-N化学键形式存在,造成HfO₂薄膜的固定缺陷密度增大以电学性能衰退;此外实验在Ar载气条件下,分别以O₂等离子体、H2O和O3作为氧前驱体制备HfO₂薄膜,研究发现相同物理厚度下的薄膜,其饱和电容密度相当。O3等离子体制备的HfO₂薄膜具有最小固定缺陷浓度。（2）研究了Ti、Zr、Gd掺杂对铪基薄膜化学组分及电学性能的影响。结果显示,Ti、Zr、Gd掺杂均能显著增加HfO₂薄膜的介电常数,分别能够达到39、20.4和22.4。其中,Ti掺杂对介电常数的影响最大。尽管Zr的掺杂降低了铪基薄膜与Si衬底的导带偏移量,但是Zr含量为10at%的ZrO₂-HfO₂（ZHO）非晶薄膜具有良好的电学特性。Gd掺杂有效地抑制了 Gd2O3-HfO₂（GHO）/Si界面层的生成,使得薄膜的固定缺陷密度和漏电流密度有显著下降。（3）采用PEALD等离子体方法处理HfO₂/SiO₂界面和HfO₂/SiGe界面,研究了等离子体对界面的钝化作用。研究发现N₂等离子体处理HfO₂/SiO₂界面后,N原子占据氧空位和O原子间隙,减少SiO₂界面层的氧空位并对钝化O原子,同时N原子在SiO₂表面形成Si-N键抑制HfO₂与SiO₂原子相互扩散,有效降低HfO₂薄膜O原子的缺失,堆栈结构的固定缺陷浓度从3.2×1012cm^-2下降到2.5×1012cm^-2,从而漏电流密度从1.1×10-3A/cm²下降到3.2×10-6A/cm²,饱和电容密度从1.36μF/cm²提高到1.49μF/cm²,并且保持良好的电学性能稳定性;在HfO₂薄膜沉积之前,以N₂/H2等离子体处理SiGe表面后,N原子以Ge-N和Si-N键的形式存在,减少了 SiGe界面氧化物和固定缺陷浓度,漏电流密度从2.4×10-4A/cm² 下降到 4.6×10-6A/cm²,饱和电容密度从 1.53μF/cm² 增大到 1.73μF/cm²,相应的EOT从1.82nm下降到1.64nm,并且0.3MHz到1MHz的C-V曲线频散从9.7%下降到8.7%,降低了 HfO₂/SiGe的界面态密度。（4）采用PEALD制备工艺在SiGe/Si衬底上沉积GHO薄膜,研究N₂等离子体逐层退火GHO薄膜对GHO/SiGe堆栈结构化学组分和电学性能的影响。研究发现Gd掺杂可以抑制铪基薄膜氧空位的生成,减少GHO/SiGe界面氧化物的生成,使铪基薄膜的组分更符合化学计量比,提高了薄膜的饱和电容密度,降低了漏电流密度;研究发现通过N₂等离子体逐层对GHO薄膜进行原位退火,N原子占据GHO薄膜的氧空位位置,降低了 GHO薄膜的固定缺陷密度,同时N原子以Ge-N和Si-N形式钝化界面,减少了界面氧化物的生成和界面态密度,薄膜的漏电流密度从1.9×10-5A/cm²下降到2×108A/cm²。（5）将TiO₂-HfO₂（THO）高k栅介质体系应用于16/14nm ETSOI CMOS工艺器件,探索了 THO高k薄膜在小尺寸（Lg=25nm）新型结构器件的可行性。研究发现,以THO作为栅介质薄膜的ETSOI MOSFET比以HfO₂作为栅介质薄膜的ETSOIMOSFET具有更优异的开关性能、短沟道控制能力和沟道迁移率。其中以THO为栅介质薄膜的ETSOIpMOSFET器件主要性能有,开态电流密度为4.63×1O-4A/μm,关态电流密度为1.5×10-8A/μm,开关比为3.1×104,跨导值为2.67mA/V,DIBL 为 53mV/V,SS 为 65mV/dec,器件空穴迁移率为28cm²V-1s-1;通过THO代替HfO₂作为栅介质薄膜,可以提高器件整体性能,满足器件进一步缩小的需求。