负电容场效应晶体管作为低功耗领域最具潜力的器件之一,自从被提出以来就被学者广泛研究。特别是在掺杂氧化铪基薄膜被证明有铁电性后,基于铁电氧化铪的负电容场效应晶体管因其具有可与传统互补金属氧化物半导体工艺完全兼容的优点,成为了学术界研究的热点。首先,本文分析了铁电电容的负电容效应的物理机理,利用TCAD Sentaurus搭建了观测负电容效应的电路仿真结构。仿真研究了单畴以及多畴铁电电容的负电容效应,在此基础上,研究了不同参数对铁电电容的负电容效应强度的影响。其次,本文建立了多畴全耗尽绝缘体上硅负电容场效应晶体管的器件模型,分析了其实现低亚阈值摆幅的原理。在TCAD Sentaurus中,通过仿真得到在添加了厚度为10nm的铁电氧化铪薄膜,栅氧化层厚度为2nm,多畴全耗尽绝缘体上硅负电容场效应晶体管的最小亚阈值摆幅为3.496mV/dec,其平均亚阈值摆幅相较于本征场效应晶体管从68.273mV/dec降低到41.780mV/dec。且通过仿真表明,随着铁电层厚度、体硅层厚度、铁电材料各向异性参数α以及梯度系数的增加和铁电材料各向异性参数β以及漏极偏压的减小,器件的亚阈值摆幅减小。然后,定性地分析了负电容场效应晶体管特有的漏诱生势垒升高效应的产生原因,并定义了表征其强度的参数—DIBR,仿真研究了多畴全耗尽绝缘体上硅负电容场效应晶体管的漏诱生势垒升高效应,仿真表明随着栅极电压、梯度系数、铁电层厚度以及铁电材料各向异性参数α的增加和铁电材料各向异性参数β的减小,器件的漏诱生势垒升高效应强度增强。这些参数中,铁电层厚度的改变对漏诱生势垒升高效应强度的影响最为明显。最后,本文建立了多畴双栅鳍形负电容场效应晶体管和多畴三栅鳍形负电容场效应晶体管的器件模型,在TCAD Sentaurus中,仿真得到了,添加10nm的铁电氧化铪,栅氧化层厚度为2nm以及梯度系数为2cm~3/F的多畴双栅鳍形负电容场效应晶体管的最小亚阈值摆幅为49.882mV/dec,在整个电流量级内的平均亚阈值摆幅为51.849mV/dec。多畴三栅鳍形负电容场效应晶体管的最小亚阈值摆幅为50.685mV/dec,整个电流量级内的平均亚阈值摆幅为53.904mV/dec。相较于多畴全耗尽绝缘体上硅负电容场效应晶体管而言,多畴多栅鳍形场效应晶体管的最小亚阈值摆幅和平均亚阈值摆幅差值较小,这是因为多栅结构的较强栅极控制能力。且通过仿真表明,随着铁电层厚度、梯度系数以及铁电材料各向异性参数α的增加和铁电材料各向异性参数β的减小,器件的亚阈值摆幅减小。仿真研究了器件的漏诱生势垒升高效应,仿真表明,随着梯度系数、铁电层厚度以及铁电材料各向异性参数α的增加和铁电材料各向异性参数β的减小,器件的漏诱生势垒升高效应的强度增强。