当集成电路的特征尺寸发展到90nm时，MOS器件的栅介质层厚度将至2nm以下，仅相当于几个原子的厚度。在电源电压与栅介质层厚度不再等比例减小的情况下，栅介质层内的电场强度不断增加，导致的经时击穿(TDDB)问题越来越受到人们的关注并成为集成电路的主要失效机理之一。目前，电子产品的故障预测与健康管理(PHM)技术得到广泛的认可，无论从成本的节省，还是避免故障的发生，都具有较大的优势。电子产品的PHM技术方法主要有三种：预兆单元法、失效先兆监测指针法和寿命消耗监控法。本文基于PHM技术的预兆单元法，设计了一种监测MOS晶体管经时击穿的失效预警电路。主要包括互不交叠的时钟模块、应力电压产生模块、降压模块和输出模块等电路。其中，互不交叠的时钟模块为应力电压产生模块提供两个不交叠的时钟信号驱动；应力电压产生模块采用了一种新型升压电荷泵电路，该电荷泵在轻负载时能产生较高的输出电压，并且在产生高压应力的同时，避免自身MOS晶体管的栅介质处在应力之下，从而提高了可靠性；应力电压产生模块产生的应力电压经降压模块分别加载到MOS电容和输出模块；MOS电容在应力作用下加速失效，从而可预警发生的TDDB。基于SMIC0.18um CMOS工艺，利用Cadence Spectre仿真工具对所设计的TDDB失效预警电路进行仿真，结果表明：当失效预警电路处于应力状态并未发生击穿失效时，输出高电平；一旦发生TDDB失效，输出低电平，即发出报警信号，达到了要求设计目标。所设计的TDDB失效预警电路具有结构简单、可靠性高、易于集成的特点，不仅可以降低集成电路由TDDB引起的失效故障，还可为电子产品的可靠性研究及集成电路PHM技术发展奠定良好的基础。