近年来,继理论科学和实验科学之后,高性能计算成为人类科学研究的第三大范式。浮点矩阵运算作为高性能嵌入式系统中的基础运算也备受关注,因而针对浮点矩阵运算的硬件加速器的设计实现是当代高新技术领域的研究热点和难点。针对运算、访存和数据密集型矩阵运算,设计专用的ASIC芯片以及对大型矩阵运算进行细颗粒度的运算拆分提高资源的利用率是实现大规模矩阵运算加速的有效方案之一。论文在深入研究了32位RISC通用主处理器及通用浮点运算加速器的基础上,设计实现了基于RISC+SIMD架构的向量浮点运算加速器,能够实现满足IEEE-754标准的单/双精度浮点矩阵加法、减法、乘法、负乘、乘加、乘减、负乘加和负乘减的运算。论文的主要研究工作及成果包含以下几个方面:1.设计实现了基于RISC+SIMD架构的向量浮点运算加速器。其内部设计了16个FMAC并发单元和48个64位寄存器,FMAC结构排布参考二维矩阵式脉动阵列结构并进行了结构优化,在保留原系统功耗低、响应快等特点的基础上,解决了单一的通用浮点运算加速器在取数据和执行并行度上的瓶颈,向量浮点运算加速器有效的解决了数据密集型运算所面临的“算力”问题。2.专门开辟了向量浮点运算加速器与主处理器片内SRAM的高位宽快捷访问通道,数据直接从片内SRAM取;同时向量浮点运算加速器还设计了AHB的master接口可以访问总线上的存储数据,只有少量的控制指令走协处理器通道,有效解决了数据密集型运算所面临的“数据吞吐效率”问题。3.根据向量浮点运算加速器的硬件结构,借鉴Goto-BLAS函数库的思想,设计并优化了通用GEMM汇编函数库,能够实现对任意维度矩阵的运算拆分。测试结果显示向量浮点运算加速器采用汇编函数库实现浮点矩阵运算的性能是采用C语言函数库性能的10⁴4倍;通用浮点运算加速器采用汇编函数库实现浮点矩阵运算的性能是采用C语言函数库性能的2¹0倍。4.论文对单/双精度浮点矩阵加/减法运算、转置运算以及乘法运算进行了详细的性能测试对比分析,结果显示向量浮点运算加速器的性能分别是通用浮点运算加速器性能的3.1³.5倍、2.5².9倍以及6.1⁷.6倍数,实现了良好的浮点矩阵运算加速。5.最后,对论文设计的向量浮点运算加速器使用SMIC₄0nm CMOS工艺库进行综合,其综合的面积为1.1100863088mm²,工作频率达到600MHz,总功耗为719.3m W,其浮点矩阵运算性能能够达到2000MFLOPS以上。