深空通信具有传输距离远、信号能量衰减严重等特点,需要性能良好的纠错编码技术来保证信息传输的可靠性。低密度奇偶校验码(Low-Density Parity Check Code, LDPCC)因具有极其接近香农限的误码性能,在深空通信领域备受关注。准循环(Quasi-Cyclic, QC) LDPC码具有校验矩阵构造快速、移位寄存器编码、译码简单等特点,最终成为CCSDS深空通信备选方案之一。本文采用Matlab仿真对LDPC码奇偶校验矩阵构造及编译码算法进行了较深入地研究和探讨,并针对CCSDS推荐的QC-LDPC码完成了译码器的FPGA设计与实现。本文的主要工作总结为以下几点：详细介绍了CCSDS推荐应用于深空通信的基于ARJA码构造的QC-LDPC码的构造方式和基于移位寄存器的循环编码方法；对LDPC码常用的几种译码算法进行综合性能分析,选出适合应用于深空通信的译码方法；在这个基础上,通过仿真进一步分析了不同的码长和译码迭代次数等因素对LDPC码性能的影响,通过进一步仿真选择硬件设计中采取的译码量化方案。针对CCSDS推荐的QC-LDPC码校验矩阵特点,以归一化最小和译码算法为基础,设计了一种适合多码率传输的部分并行译码器结构,详细介绍了译码器中的控制单元、存储单元、校验处理单元和变量处理单元等核心单元模块。用VHDL硬件描述语言完成了译码器的设计,并通过硬件仿真验证了硬件设计的可行性。硬件平台测试结果表明,本文设计的QC-LDPC多码率译码器满足深空通信的各个系统指标,可以应用在深空通信环境中。