近年来,MEMS陀螺电路的数字集成技术以其强抗干扰,高可靠性,高性能和低功耗特点而广泛应用于高精度核探测器、数字音频和视频、雷达应用、无线通信、石油和天然气勘探等领域。其中,高精度DAC是目前研究领域最为活跃的分支,它决定着DAC的转换精度并影响整个陀螺传感器的性能。高精度DAC的实现通常采用∑-△调制技术,因此设计高精度∑-△DAC数字调制器对提高陀螺传感器性能意义重大。该设计基于过采样技术和∑-△调制技术,可实现用于MEMS陀螺系统的可配置多位量化∑-△数字调制器。基于调制器的设计指标,该设计使用CIFF结构来实现阶数可配置的4位量化∑-△数字调制器。通过局部反馈技术优化NTF函数、优化系数CSD编码,并分析了系统的稳定性。∑-△数字调制器的SIMULINK系统建模和仿真结果表明,调制器的SNR范围为:78.8dB-142.2dB,有效位数∑NOB范围为:12.79bit-23.32bit。在此基础上,完成了 ∑-△数字调制器RTL级的实现与仿真。对比各阶∑-△调制器Modelsim仿真结果与对应的系统时域仿真波形,得出该∑-△调制器能够实现多位量化∑-△数字调制器的功能。由于数字调制器为4bit量化,会产生失配误差,因此本设计采用模16加法器与D触发器构成DWA算法选通电路,以减少失配引起的非线性误差。通过DWA算法系统级建模、Verilog代码及功能仿真验证,得出该算法能够实现DWA功能。完成了 ∑-△调制器可配置设计及功能验证。可配置是采用控制输入码元,联合四选一选择器,并外加不同的载波信号采样频率来实现的。对FPGA 50MHz系统时钟进行分频处理,优化调试模块内部代码和参数,来生成4种调控调制器阶数的时钟频率信号。结果显示该设计能够实现∑-△调制器可配置性。完成了可配置多位量化∑-△数字调制器的FPGA综合与验证。具体实现了数字调制器正弦输入信号的验证、数字调制器的功能验证和可配置功能验证。