论文部分内容阅读
时间数字转换器(Time-to-Digital Converters,TDC)是一种时间间隔测量的技术,测量的精度可以达到皮秒级,广泛应用于高能物理实验、量子通信、激光测距和卫星导航中。TDC的设计方法较多,主要分为模拟电路方法和数字电路方法。随着数字集成电路的不断发展,数字电路方法设计的TDC性能优于模拟电路的设计方法。而数字设计方法分为两类,一类是ASIC芯片设计的TDC,另一类是FPGA设计的TDC。ASIC芯片设计的TDC,性能稳定、测量精度较高,但价格昂贵,开发周期长。而FPGA设计的TDC开发周期短、实现成本低、设计灵活。随着FPGA芯片的不断发展,制造工艺水平不断提高,与ASIC设计的TDC相比,性能之间的差异不断的减小,所以在FPGA上实现TDC有着重要的研究意义。通过对各种方法的对比,以往方法在提高时间测量的性能同时,死时间变长、电路逻辑资源消耗增加。为了解决死时间长和电路逻辑资源消耗多的问题,本文选用“粗”计数和“细”计数结合的方法在Xilinx Artix-7芯片上设计并实现了一种高效率的TDC结构。一方面,本文设计了一种新的高效率“细”计数结构。在此结构中,采用两个相差180度的时钟分别作为D触发器阵列A和D触发器阵列B的驱动时钟,对经过一条延迟链的开始信号或者结束信号同时采样,最后将得出的数据求平均值作为输出。所提“细”计数结构在保证其测量性能情况下,可减小死时间和电路逻辑资源的消耗,提高测量的效率。在“细”计数校准模块中,采用码密度校准方法对每个延迟单元的延迟时间进行测量,提高了测量的分辨率和精度。另一方面,“粗”计数模块采用格雷码计数器,可减小数据多比特位的翻转带来的计数误差。论文还基于nexys video开发板搭建了 TDC的测试系统。该测试系统包括基于Xilinx MIG核的DDR3控制器模块、USB控制器模块、8bit-32bit和32bit-8bit的位宽转换模块和用QT和C++设计的PC端采集显示软件。最后,对所提高效率的TDC系统进行了性能分析。测量结果表明,TDC的平均分辨率约为14.8ps,微分非线性(DNL)为(-0.72,1.09)LSB,积分非线性(INL)为(-4.28,0.21)LSB,测量精度RMS为24.6ps,死时间为5ns,电路逻辑资源减小了 25%左右。