基于绝缘体上硅的横向双扩散金属氧化物半导体场效应器件（SOI-LDMOS）具有自隔离效果好、可靠性高、消除衬底辅助耗尽效应等优点。广泛应用于智能功率集成电路和高压功率集成电路等相关领域,由于其典型应用环境往往为高压、高电流和高速能量切换的复杂环境,因此,对器件的性能、热管理及其可靠性要求较高。器件的击穿电压和导通电阻是衡量LDMOS器件性能好坏的两个主要参数,在高压大功率集成电路中,期望提高器件的击穿电压并降低器件的导通电阻,可使器件的性能及可靠性得到很大提升。然而,传统SOI-LDMOS器件中,击穿电压较大时导通电阻很大。因此,针对传统SOI-LDMOS器件的击穿电压与导通电阻存在的上述矛盾问题,本文主要开展了基于P型外延层的新型耐高压的SOI-LDMOS的结构设计与仿真研究,主要研究工作如下:1、针对传统SOI-LDMOS器件的击穿电压与导通电阻存在互为矛盾的问题,提出了一种间距依次递增的多级Ptop层LDMOS（Multi-stage PtopLDMOS,MSPtop-LDMOS）高压功率器件结构设计方法:首先在传统SOI-LDMOS器件的基础上,通过在N型漂移区上方引入P型外延层,形成Ptop层,得到PtopLDMOS器件结构;再将Ptop-LDMOS器件上方的Ptop层进行非等间距分割,进而设计得到具有间距递增的多级P型外延区域的MSPtop-LDMOS器件。2、针对等间距分布的SOI-LDMOS器件存在电场峰值较大以及电场强度分布不均的问题,本文设计了MSPtop-LDMOS器件结构表面的P型外延层以及渐变式的非等间距分布结构,对器件漂移区内的电场分布进行调制并优化后,能够显著降低器件漂移区内的电场峰值;并通过进一步优化器件漂移区内的掺杂浓度,最终得到最优化的MSPtop-LDMOS器件,进而使得器件的导通电阻保持较低水平的情况下,同时提高了击穿电压,在一定程度上缓解了两者的矛盾问题。3、研究了MSPtop-LDMOS器件数学建模方法。通过Sentaurus Workbench对MSPtop-LDMOS器件数学建模,建立了MSPtop-LDMOS高压功率器件的模型,通过增加一层P型外延层工艺和P型外延层的光刻工艺,MSPtop-LDMOS器件具有与COMS工艺兼容且工艺简单的特点。对MSPtop-LDMOS器件的电场分布、击穿电压、输出电压等特性进行了仿真分析。结果表明,较传统SOI-LDMOS器件,Ptop-LDMOS器件击穿电压提高了35.2%、导通电阻增加了28.1%、FOM值提高了0.43倍;MSPtop-LDMOS器件较Ptop-LDMOS器件性能也有较大提升,击穿电压提高了26.3%、导通电阻降低了64.5%、FOM值提高了3.5倍。综上,本文提出的MSPtop-LDMOS器件,其耐压特性、导通特性、品质因子等指标均有了显著的提升,并验证了该器件的实用性。综合表明,本文提出的MSPtop-LDMOS器件的设计结构方法,在一定程度上改善了击穿电压和导通电阻的矛盾关系,并且该器件有利于在智能功率集成电路和高压功率集成电路上的推广。