为了满足移动终端、无线通信、消费电子等集成电路重点发展领域对芯片降低功耗的需求，低功耗技术吸引了越来越多国内外学者的关注和研究。因此，基于多电压的低功耗数字电路设计技术不断被提出，包括多电源电压、电源门控等静态多电压技术和自适应电压缩减、动态电压频率缩减等动态多电压技术。　　在对静态和动态多电压技术系统调研的基础上，研究了多电源电压技术和自适应电压缩减技术，并分别流片。本文主要完成了以下工作:　　1.研究了基于UPF标准的多电源电压技术的设计实现流程。给出了创建UPF文件、划分电压域、多电压逻辑综合、多电压时序分析、多电压等价性验证和多电压规则检查等多电源电压设计方法。　　2.研究了基于原位延时检测器的自适应电压缩减技术。设计了一款延时检测窗口可调的预错误原位延时检测器，并分析了其延时检测和错误预警机制，通过优化检测器的延时检测窗口设计，提高了检测器的灵敏度。深入分析了基于马尔科夫链模型的闭环电压调整算法。　　3.提出了一种基于ECO的自适应电压缩减技术的设计实现方法。通过该方法将时序关键路径终点寄存器替换为原位延时检测器，可以减小替换过程中引入的路径延时变化，降低设计实现的复杂度，提高延时检测和电压调整的可靠性。　　4.基于一款低功耗助听器芯片对多电源电压技术进行了流片，芯片采用SMIC130nm工艺设计，仿真表明，采用多电源电压技术后，功耗下降了34.7％。针对自适应电压缩减技术，采用了四款面向不同应用的测试电路基于SMIC180nm工艺进行了电路设计、版图设计并流片，仿真表明，采用自适应电压缩减技术后，功耗分别下降了12.4％、11.3％、10.4％和11.6％。