论文部分内容阅读
在超大规模集成电路设计中,位宽优化所占用的时间可以占到整个产品设计周期的50%以上,所以在保证位宽优化的准确度的同时,提高位宽优化的效率对缩短产品设计周期和上市时间具有重要意义。位宽优化分为范围分析和精度分析两个步骤。在这两个步骤中,乘法的范围分析是范围分析的关键问题之一。在实际应用中,一般在算法模型设计阶段超大规模集成电路被分为若干个子块进行分块设计,因此,对分块系统精度分析的研究具有重要的实际意义。本文在详细分析了乘法范围和分块系统精度分析不足的基础上,针对乘法范围分析和分块系统精度分析分别提出了乘法的空间极值仿射近似法(Approximation Affine based on Space Extreme Estimation,AASEE)和分块系统的小数位宽分解精度分析法(Fractional Word-Length Dividing Precision Analysis,FWLDPA),同时将所提出的方法应用于基于FPGA的螺旋锥束CT(Cone Beam Computed Tomography,CBCT)的三维重建硬件加速设计中,并进行了验证。具体工作包括如下。1、现有的乘法范围分析方法不能同时满足低计算复杂度和高准确度,针对这种不足,提出了乘法范围分析的空间极值仿射近似法。空间极值仿射近似法将乘法结果的仿射形式分解成近似仿射形式和等价仿射形式两部分之和,近似仿射形式表示乘法结果中噪声的一次项,等价仿射形式是与乘法结果中噪声二次项相等价的仿射形式。利用多元函数极值理论和噪声二次项的特点,使噪声二次项的近似最大值点和近似最小值点固定,进而获得了固定的等价仿射形式表达式。现有的乘法仿射近似法包括简单估计法和切比雪夫近似法,与现有方法相比较,所提出方法具有较低的计算复杂度和较高的计算准确度。因此,空间极值仿射近似法可以进行高效率的范围分析,并获得更小的整数位宽,从而使系统的面积、功耗和速度等更优。2、为了提高分块系统精度分析的效率,提出了针对分块系统的小数位宽分解精度分析法。精度分析的数学描述可以表示为:在输出精度要求已知的前提下,求解使系统性能(面积)达到最优时的变量小数位宽。所提出的方法把变量的小数位宽分解为统一小数位宽和矫正小数位宽两部分,把精度分析过程分为系统级精度分析和子块级精度分析两部分,同时,对系统的面积进行建模,该面积模型一般适用于高层次综合。在子块级精度分析过程中,将统一小数位宽固定,求出一组满足子块当前输出精度要求前提下的最优的矫正小数位宽。在系统级精度分析过程中,将每个子块中变量的矫正小数位宽固定为已求得的最优矫正小数位宽,通过优化算法求出统一小数位宽,由于每一个子块仅对应一个统一小数位宽,因此,减少了精度分析的计算复杂度。3、针对非线性运算坐标旋转数字计算方法(Coordinate Rotation Digital Computer,CORDIC)硬件设计的位宽优化问题,提出了基于仿射近似范围分析和分块系统小数位宽分解精度分析法的位宽优化方法。为包含CORDIC算法的硬件系统的位宽优化提供了解决方案。为了使用仿射算术对CORDIC算法硬件系统进行范围分析,提出了CORDIC算法实现不同非线性运算时的仿射近似法。为了可以在系统中利用小数位宽分解精度分析法进行精度分析,针对CORDIC算法可以计算的不同非线性运算提出了误差传递模型和面积模型,并给出了CORDIC算法的小数位宽分解精度分析法。4、将乘法的空间极值仿射近似法和分块系统的小数位宽分解精度分析法应用在基于FPGA的CBCT三维重建硬件加速设计中,并进行了验证。本文深入地探讨了位宽优化的流程。根据流程,建立算法模型,并提取各个子块的数据流图。在子块数据流图上,对各个变量进行范围分析和精度分析分别得到变量的整数位宽和小数位宽。与现有的位宽优化技术相比较,本文提出的位宽优化技术可以更快速的确定变量的位宽,即在满足精度要求的条件下得到更优的系统性能目标。