论文部分内容阅读
随着高清晰度电视、高清数字机顶盒等在日常生活中的普及,面向无线短距离高速传输的通信技术日益重要。IEEE委员会802.15.3c小组制定了60GHz的高速无线个域网(HR-WPAN)标准,该标准定义的物理层采用正交频分复用(Orthogonal Frequency Division Multiplexing,OFDM)调制解调技术。本文针对HR-WPAN标准,通过提高OFDM核心算子的吞吐率,减少OFDM电路的延时,达到HR-WPAN标准的要求。本文首先采用Matlab软件仿真,通过对模块函数运行时间占比的对比分析,确定了OFDM的核心算子是快速傅里叶变换(Fast Fourier Transformation,FFT)。为了满足FFT支持多点运算的需求,采用了基-4与基-8混合基算法,并在此基础上优化设计了多路延迟转换的部分并行流水线FFT电路结构。为满足OFDM高吞吐率需求,通过对其核心算子FFT中的输入重排序模块读写调度的优化设计,实现了16路数据并行处理以及4个蝶形单元同时运算,并且无需延时最大的第一级数据延迟转换,极大程度地降低了FFT电路的延时,提高了FFT电路的吞吐率。同时,由于数据并行度的增加,硬件资源消耗会随之增大,在达到所需吞吐率的前提下,为尽量减少硬件资源的消耗,在旋转因子模块,通过对旋转因子乘法运算时间的优化调度来减少复数乘法器的个数;在输出重排序模块,通过对读写换向器的8种转换模式以及乒乓缓存的优化设计,只需大小为FFT点数N的缓存单元即可实现输出数据的重排序,减少了硬件资源占用。本文的实验平台采用Artix-7系列型号为XC7A200TFBG484-1的FPGA,通过Vivado和Matlab软件进行功能仿真与验证。实验结果表明:本文优化设计的FFT电路结构最高时钟频率为360MHz,吞吐率可达2.97GS/s,满足IEEE 802.15.3c标准的要求;比同类并行流水线FFT结构的吞吐率提高14.23%。