随着集成电路工艺尺寸的不断加深，电源噪声、工艺偏差、串扰效应以及金属互连线之间的阻性开路与短路都会严重影响电路中通路的传播时延，我们称其为时延偏差。时延偏差的存在不但会影响芯片的性能，还会影响芯片可靠性以及使用寿命。在时延偏差中，金属互连线之间的阻性开路与短路，即小时延缺陷表现的尤为明显，本文针对小时延缺陷的检测问题提出了相关方法，其主要工作与创新有:一、在超速测试中，采用不同敏化方法进行检测来提高小时延缺陷的覆盖率。面向小时延缺陷（smalldelaydetect，SDDs）的测试产生方法不仅要求测试产生算法复杂度低，还要尽可能的检测到小时延缺陷。超速测试避免了因测试最长敏化通路而带来的测试效率过低的问题，而且它要求测试向量按敏化通路时延进行分组，对每组分配一个合适的超速测试频率，再采用一种可快速、准确选择特定长度的路径选择方法，能有效的提高测试质量。同时，本文提出了通过优先选用单通路敏化标准对短通路进行检测，对关键通路有选择的进行非强健测试。通过对基准电路进行实验表明，相对采用单一的敏化方法，能以很小的时间代价提高含有小时延缺陷结点的跳变时延故障覆盖率（TDF）。二、在已知定时的测试产生方法中，在考虑了时延偏差的影响下，提出了一种基于统计定时模型的关键路径查找方法，提高了关键路径查找效率。已知定时的测试产生方法需要寻找电路中的最长通路（关键通路）来进行小时延测试，现有的关键通路查找大多基于静态定时分析，假定电路中逻辑门时延为一个恒定值，而事实上，电路中的逻辑门时延受工艺偏差的影响，存在一定的时延波动，会以一种概率分布的形式出现。所以，通过静态定时分析所得到的关键通路只是电路中最长通路的一部分，还存在一部分通路在某些情况下可能成为最长通路。本文以统计定时分析方法为基础，提出了一种以缩减电路规模来提高查找效率的关键路径查找方法。实验表明，本文所采用的方法能快速、有效的查找到电路中的关键通路。