论文部分内容阅读
随着大规模集成电路制造技术进入45nm及以下节点，由于MOS器件的栅氧化层厚度减薄并接近失效极限，传统的CMOS技术遇到了高栅泄漏电流和多晶硅耗尽等技术难题，而高介电常数栅介质（高k栅介质）/金属栅电极技术的引入成功地解决了这些难题。但是，高k/金属栅技术的引入使CMOS器件的可靠性变得日益严重且物理退化机制变得复杂，这给CMOS技术的发展提出了严峻的挑战。在CMOS器件可靠性问题中，热载流子注入(HCI)特性一直是器件可靠性研究的重点和热点，由于PMOS器件碰撞电离率低且界面势垒高，其HCI特性相对较好，而NMOS器件的HCI特性相对更为严重。本文针对sub-1nm等效氧化层厚度(EOT)的全后栅工艺高k/金属栅结构NMOS器件的热载流子注入退化特性进行了系统地研究。 本研究主要内容包括：第一章综述了CMOS器件的发展历程和高k/金属栅结构CMOS器件HCI特性的发展现状；第二章介绍了本文HCI特性研究的表征测试方法和HCI退化物理模型；第三、四章，系统地研究了全后栅工艺高k/金属栅结构NMOS器件的HCI退化机制和HCI应力下的DIBL变化特性；第五章系统研究了金属帽层厚度对HCI退化特性及寿命的影响；第六章研究了杂质元素对HCI退化特性的影响；第七章是对本论文工作的总结与展望。 本研究创新成果包括：⑴系统地研究了两种应力模式下的高k/金属栅结构NMOS器件HCI退化机制，相关成果在半导体器件可靠性的重要国际学术会议IEEE IPFA(2013)发表：研究确定了HCI退化的最坏条件仍为Vg=Vd应力条件，这种最坏退化条件并不是由传统理论认为的热载流子(Hot Carrier)引起，而是由冷载流子(Cold Carrier)相关的PBTI成分导致；器件在peak-Isub应力条件下，主要发生Pure HCI退化，且界面态起主导作用(Nit-Case)；器件在Vg=Vd应力条件下，HCI和PBTI共同存在，PBTI占主导，氧化层陷阱起主导作用(Not-Case)。⑵系统地研究了HCI应力下DIBL的退化并分析了物理原因，相关成果发表到应用物理领域国际权威学术期刊Applied Physics Letters上：基于正反HCI应力下的DIBL变化结果，首次确定了HCI应力下DIBL退化主要来自氧化层陷阱电荷的产生，而界面态产生不影响DIBL的变化，并通过TCAD仿真得以验证；基于正反HCI应力下的DIBL变化，实验性的成功分离出冷载流子部分，证明了Not-Case是冷载流子主导下的PBTI成分起主导作用，且Not-Case具有恢复特性；提出了介质层陷阱俘获电荷影响DIBL的能带模型，并通过TCAD仿真验证了该模型；提出了基于DIBL变化确定氧化层陷阱俘获电荷空间位置的方法，具有一定的学术意义。⑶系统研究了TiN capping layer影响下的NMOS器件HCI退化特性，发现不同厚度TiN器件的HCI退化具有分段特性，并提出了修正寿命预测的方法，相关成果发表到可靠性国际权威学术期刊Microeleetronies Reliability上：Vg=Vd应力下，不同TiN厚度对HCI退化特性没有明显差异；Peak-Isub应力下，两种TiN厚度的器件在Higher VD区间HCI退化相近，在LowerVD区间较薄TiN的器件HCI退化出现明显的分段特性；提出了准确预测HCI退化寿命的修正方法，即基于高低漏极偏压分离的预测寿命的方法。在LowerVD和Higher VD两个区间内热载流子的活动特性和作用机制是不同的，前者主要是和界面作用产生界面态，后者则可以获得足够的能量注入栅氧化层并被俘获。⑷系统研究了两种不同厚度TiN capping layer器件不同的HCI特性产生的物理原因，并得到了物理分析支持，相关成果将提交到应用物理领域国际权威期刊Applied Physics Letters：较厚TiN（2.4nmTiN）器件相比较薄TiN(1.4nm TiN)器件具有较低的初始界面态密度，但在HCI应力下，较厚TiN器件产生的界面态密度更大，比较薄TiN器件大一个数量级，导致HCI特性较差；结合理论分析和SIMS定量测试结果，首次实验性的揭示了ALD TiN引入的Cl元素对界面硅悬挂键钝化作用可以降低初始界面态浓度；Cl元素钝化作用完美的解释了两种TiN器件不同的HCI退化特性，为HCI退化的特性提供了物理分析支持。