论文部分内容阅读
H.264是由ISO/IEC与ITU-T组成的联合视频组(JV7)制定的新一代面向未来IP和无线环境下的视频压缩标准,它在视频压缩效率方面比目前其它的视频压缩标准都要高,但是H.264也具有相当复杂的编码技术,运算复杂度远高于其它的编码标准,因此实时编码难度较大。其中运动估计在整个编码中占有60%-80%的运算量,是视频压缩编码中的关键技术。目前运动估计的方法有多种,全搜索运动估计算法有很好的预测效果而且搜索窗数据有很大的相关性,易于硬件实现,但运算量大对硬件的要求高。快速运动估计算法不需要对搜索窗内的每个位置进行匹配,减少了运算量,但由于匹配位置数据的不规则,不能并行地进行多个位置的匹配,也不利于用硬件实现。本文的研究目标是对运动估计算法进行优化以期在FPGA中实现运动估计硬件加速器。本文的主要工作:(1)、对运动估计算法进行分析,从减少计算量和适合于硬件实现两个方面对运动估计算法进行优化,给出了隔像素抽样搜索和局部全搜索两种适合于硬件实现的运动估计算法。将本文的算法在AVC下用foreman,football,news三个序列与全搜索进行了对比,在减小平均0.45dB和0.67dB的PSNR情况下,分别减少了约50%和68.7%的计算量。(2)、在分析典型的运动估计硬件结构的基础上,结合不同的应用场合给出资源优先和速度优先两种硬件结构。完成基于FPGA的硬件加速器总体结构和各处理模块的设计,并在ISE下对硬件加速器的各个模块进行了综合与仿真。(3)、在VirtexII开发板上构建了PowerPC最小系统。将自行设计的H.264运动估计硬件加速器创建为IP核,并挂接到PowerPC的最小系统中,完成运动估计硬件加速器验证平台的构建。对硬件加速器加载了真实的视频数据,得到了与PC机运动估计C代码相同的运行结果,结果表明本文设计的运动估计硬件加速器能够正确完成H.264运动估计的数据处理。