随着集成电路的飞速发展,无论是在高度集成的ASIC领域还是无生产线模式的FPGA领域,验证在整个芯片开发流程中都占据着越来越重要的地位,同时集成电路行业对验证的高效性和完备性也提出了更高的要求。验证语言的不断发展,推动着验证方法的不断进步。基于SystemVerilog的UVM验证方法学凭借着其高度抽象层次、受约束的随机激励、验证平台可重用性强等特点,成为当今最先进最高效的验证方法之一。本论文的工作重心为分析实习项目中高频信号测量解算FPGA逻辑电路的所有功能点并搭建基于功能覆盖率的、随机约束激励的UVM验证平台进行功能验证。电路需要验证的功能主要包括PCI寄存器接口模块正确配置片上对应偏移地址寄存器,控制与监测系统工作状态;SPI接口模块正确响应PCI寄存器接口发出的读写请求,产生时钟、传输数据等SPI总线时序信号以访问外部寄存器空间;FFT算数运算模块根据寄存器控制完成工作模式和参数配置,通过内部快速傅里叶变换模块、反三角函数模块等算数运算单元正确解算接收到的实部与虚部数据,完成原始信号的信息提取;RX_JESD204B接口模块正确接收外部AD器件发送的高速4通道差分信号并完成数制转换。为了保证验证的完备性和正确性,本文制定了对应的验证策略,包括UVM验证平台架构规划、功能覆盖率导向、RGM寄存器解决方案等。同时应用UVM众多关键机制保证验证平台的可重用性以及良好的拓展性,包括virtual sequence机制、factory机制、config_db机制、callback机制等。完成UVM验证平台的搭建后,根据提取的十二个功能点开发18条测试用例,设置各类断言58条并完成五类覆盖组设置。验证仿真期间使用脚本进行自动化仿真,分析log文件检验验证结果。通过修改激励约束权重和增加随机种子等方法,最终实现了功能覆盖率100%的指标,代码覆盖率和断言覆盖率也达到了项目要求。通过使用UVM验证方法学,高效完成了DUT电路的功能验证,不仅缩短了项目周期,搭建的可重用的验证平台也为今后相关验证工作打下基础。