信息社会的高速发展，正带动整个信息行业正步入以海量信息存储，处理、以及传输为核心的时代。海量信息存储的需求带动着闪存存储技术快速向更大规模、更高密度发展。　　 然而，随着集成电路工艺的特征尺寸不断缩小，存储容量的不断增大，传统浮栅型存储器面临着诸多挑战。存储单元的相互耦合和串扰，读写通道上的寄生效应，大面积芯片的供电问题，大规模存储的可靠性问题无不影响着存储器的发展。因此，外围电路的设计优化更为重要，一个好的设计可将上述问题影响尽可能降低，实现存储芯片的正常工作。　　 论文基于中芯国际集成电路制造有限公司(SMIC)三层铝的65nmNORFLASH工艺和标准0.35μm CMOS存储器工艺，设计了一种1Gbit的NOR型FLASH存储器系统。　　 论文针对大规模NOR型FLASH系统存在的问题，对存储模块进行了合理的划分。对外围的电平转换，灵敏放大器和电荷泵等主要电路模块分别进行了分析比较，选取了合适的电路形式，并提出了页读取模式特有的灵敏放大器操作时序以提高速度。同时，论文中提出了新型的存储器操作算法，通过算法的优化提高芯片的可靠性。通过对存储单元和传输线进行建模，对存储芯片中的主要通道进行评估。本设计采用EDA工具CADENCE进行仿真验证，结果表明一切功能正常。　　 最后，论文对NOR型FLASH存储器系统在版图布局布线过程中遇到的问题和难点进行了研究。