跳码扩频通信是一种新的扩频通信体制,用来增强通信的隐蔽性,提高系统抗截获性能。它是借用跳频通信的原理对常规直扩体制的一种扩展,兼备了DSSS与FH扩频的部分优点,成为军事通信的一种新的抗干扰手段。近年来,随着微电子技术和电子设计自动化(EDA)技术的迅速发展,以FPGA和CPLD为代表的可编程逻辑器件凭借其设计方便灵活等特点广泛应用与数字信号处理领域。本论文正是采用基于FPGA硬件平台实现了一种跳码扩频通信基带系统,该系统的实现涉及扩频通信和有关的FPGA的相关知识,以及实现这些模块的VHDL硬件描述语言和QuartusⅡ开发平台,目标是实现一个集成度高、灵活性强、并具有较强的数据处理能力的跳码扩频通信基带系统。本文分析了跳码扩频通信技术的研究现状,阐述了跳码扩频通信的基本原理,讨论了跳码系统的物理模型和数学模型、信号特征、抗干扰性能、反侦察性能等。根据理论分析设计了全数字跳码扩频基带系统的结构,完成了跳码序列(即跳码图案)的产生、跳码合成、信息码的输入和扩频,以及对基带扩频信号的相关解扩和同步捕获电路的设计,并在Quartus II仿真平台上实现了各部分模块的功能仿真。