随着SOC系统技术的飞速发展，IP核复用技术已成为现代集成电路设计的重要手段。在IP核的开发流程中，验证测试是最复杂、最耗时同时又是最重要的环节。本文的研究目标是通过搭建IP核验证环境，设计具有良好通用性的验证IP，实现IP核设计与验证双复用，从而大大提高SOC系统设计与验证的效率。 首先，本文设计了带有独立发送、接收寻址器和双口数据寄存器的新型SPI主控机IP核。由于在HDL代码中嵌入了断言来监控各个功能模块的输入输出，因此增强了代码的自我检错能力。 本文着重于SPI主控机IP核的验证研究。基于验证IP的设计理念，使用e语言在总线功能模型、验证系统平台和测试平台三个方面搭建了可配置、可复用和可维护的验证环境。调试结果表明该验证环境能够正确对SPI主控机IP核执行配置、收发数据包和计算覆盖率等操作；同时可复用性分析表明了该验证组件具有一定的通用性，其中WISHl30NE总线功能模型和SPI总线功能模型能够100％复用于其它IP核和SOC系统的验证环境。 最后，使用验证环境对SPI主控机IP核进行验证测试，结果表明：该IP核实现了规范要求的主要功能；同时该验证环境能快速有效地检出该IP核的设计错误，从而缩短了验证时间。