流水线模数转换器被广泛应用于高速、高分辨率的信号处理系统中。其特点是低功耗,面积小。但是它也存在着一个弊端,在高分辨率的应用中,流水线子级的前几级要求具有高线性度、低噪声。随着CMOS工艺技术的迅速发展,高精度的模拟板块设计变的越来越难,而数字电路在面积和功耗方面的消耗变的越来越小。所以,近些年,设计流水线模数转换器的一种常见方法是通过数字电路来代替模拟电路,以此降低电路设计难度。特别是通过用低精度的模拟板块,然后再通过数字校准来实现最终的目标。本文基于SMIC0.13μm 1P6M标准CMOS工艺设计了一款12bit 100MS/s流水线模数转换器。(1)在低压1.2V下,设计实现了高增益,宽带宽的两级折叠共源共栅运算放大器,解决了由于有限增益误差,建立误差引起的电路非线性问题。(2)设计了高速动态比较器,减小了回踢噪声同时提高比较速度且基本无静态功耗。(3)设计实现了翻转围绕型采样保持电路,又为了提高整体电路的线性度,设计了栅压自举开关。(4)设计了流水线子级电路,采用1.5bit/级拥有0.5bit的冗余位,提高流水线ADC的性能。(5)设计了数字校准电路,经过校准后,大大提升了流水线ADC的精度和线性度。最终在输入信号频率1.02MHz,采样频率100MHz的情况下,后仿真SFDR82dB, SNDR71.58dB, ENOB11.59。各工艺角的仿真性能良好,电路整体功耗小于100mW。