近些年,随着智能手机的普及、物联网的推广和5G网络的商用,对集成电路的功耗提出了越来越高的要求。低功耗在集成电路设计中的地位在不断提升。并且随着集成电路规模的不断增加,单个公司想要独自设计芯片中的所有模块变得几乎无法实现。大多数公司都是购买部分成熟的IP核,再集成到自己的芯片中。因此,如何在相同的网表下,降低物理实现后的功耗是每个设计者都应该考虑的问题。本论文将基于TSMC 12nm工艺对一款GPU模块进行低功耗设计与物理实现,然后针对物理实现过程中的不足进行优化,进一步降低GPU模块物理实现后的功耗。本论文的主要工作如下:(1)完成了GPU模块的低功耗设计与物理实现。使用多电压域设计、门控时钟、电源开关、多阈值器件等低功耗优化技术对GPU模块进行了低功耗设计与物理实现。并分析出物理实现过程中仍存在的不足,为进一步优化提供方向。(2)完成了宏单元布局的优化设计。宏单元布局是物理实现的基础,优秀的宏单元布局可以加速时序收敛,降低物理实现后的面积和功耗。本论文在分析前代GPU项目宏单元布局的基础上,对其提出优化建议,改善宏单元布局的结果。(3)完成了时钟树综合策略的优化设计。采用了Synopsys的CCD(Concurrent clock&data flow)技术。相对于传统时钟树综合策略,CCD技术可以改善时钟树综合与优化后的时序情况,降低时序违例的数量,进而降低后续阶段修复时序违例所使用的低阈值、短沟道器件的数量,达到降低功耗的目的。(4)完成了时序修复流程的优化设计。编写脚本优化时序修复流程,使用较小功耗代价优先修复部分特殊的时序违例,降低后续时序修复的数量。然后混合使用ICE(Integrated Circuit Explorer)和Prime Time进行时序修复,进一步提升时序修复的效果和降低时序修复后的功耗。(5)使用优化后的流程,对GPU模块重新进行物理实现,将其结果与先前结果进行对比。结果表明:1)在完成所有时序、物理签核流程后,GPU模块不同层次子模块中低阈值、短沟道器件的比例都有所降低;2)满足最大静态功耗不大于30m W,最终动态功耗不大于600m W的设计目标;3)基于优化后流程,该GPU模块实现了更好的结果。相对于优化前静态功耗降低了14.72%,动态功耗降低了4.93%,总功耗降低了5.4%,满足流程优化的目标。4)对GPU模块物理实现流程的优化具有一定通用性,对其它模块的物理实现也具有参考意义。