射频识别(RFID)技术是一种无线通信自动识别技术，具有非接触式操作、识别能力强、使用寿命长等传统识别技术无法超越的技术优势，在世界范围内受到广泛的关注。特别是超高频频段的识别技术识别距离远、速度快、有较强的抗干扰能力和穿透力等优点使其成为当前高新技术领域的研究热点。目前，超高频RFID的技术应用覆盖了现代物流、电子商务、交通管理等国民经济的各个领域，对提高行业工作效率、提升社会信息化水平有着深远的影响。超高频RFID阅读器是整个超高频RFID系统中的关键设备，而阅读器中的数字基带部分则是整个阅读器的核心部分，数字基带部分性能的高低对RFID阅读器的性能有着直接的影响。因此，为了提高阅读器的性能，研究和设计一款高性能的数字基带部分显得尤为重要。本文在深入分析与研究了超高频RFID的通信协议ISO18000-6C和参阅了大量国内外相关文献的基础上，设计出符合协议标准且高性能的超高频RFID阅读器的数字基带部分。具体工作如下：首先，从协议标准、系统开发和技术应用三方面分析国内外的研究现状，着重研究ISO18000-6C协议中对阅读器数字基带部分的各项参数规定和技术要求。其次，在此基础上设计出数字基带部分的总体框架及发送、接收和控制三大模块的组成，并利用Verilog-HDL语言完成各个模块的硬件设计，其中，在CRC生成和校验模块采用并行CRC算法取代传统的串行算法，提高了数据通信速率；在滤波器模块采用基于分割查找表的串行结构的分布式算法取代乘法器实现滤波功能，减少了资源消耗；控制模块由Nios II嵌入式处理器实现，在硬件成本和系统速率之间做出合理选择，进一步提高系统性能。然后利用Quartus II软件完成程序编译、综合和仿真。最后在搭建的测试平台上验证通信链路的正确性，给出仿真结果和验证结果。本文采用模块化的设计，降低了系统设计的复杂程度，便于编辑、修改和调试；利用硬件描述语言设计体现了电路“硬件软化”的设计思路，提高系统设计的灵活性；发挥FPGA器件集成度高、编程灵活的优势，降低了开发成本，提升了系统的工作性能。实验结果表明，本文设计的各模块均能达到协议标准，且在链路通信过程中表现良好，达到了预期的目标。