作为LTE的演进，LTE-A的峰值速率要求非常激进:LTE的上下行峰值速率分别为80Mbps和300Mbps，然而LTE-A的上下行峰值速率可达到1.5Gbps和3Gbps。为了达到1.5Gbps的上行峰值速率指标，LTE-A上行引入了载波聚合和单用户多输入多输出技术。虽然这两种技术对于达到峰值速率要求非常有效，然而系统的复杂度，特别是终端的复杂度却非常高。当前尚无LTE-A终端芯片面世，为了避免类似TD-SCDMA和LTE由于终端芯片发展滞后制约了整个产业发展的境况重现，本文致力于研究满足LTE-A上行峰值速率要求，且复杂度低、功耗低、面积小的硬件加速器。　　 本文以LTE-A标准、ASIC设计技术和芯片验证方法学为基础，研究上行链路关键技术和其硬件实现，主要的贡献和成果如下：⑴研究了LTE-A上行链路物理信号处理流程，分别对CRC编码、Turbo编码、速率匹配、DFT预处理和基带信号生成这五个关键算法的基本原理进行了介绍，并分别进行了系统需求分析。⑵分析介绍了CRC编码的串、并行算法;简化了Turbo编码和速率匹配算法;研究和分析了几种现有的DFT预处理和基带信号生成算法，并改进现有算法。仿真和分析结果表明:改进算法在控制复杂度和原有算法相当的条件下，运算复杂度更低同时EVM性能也得到提升。⑶以LTE-A上行功能结构和模块算法研究为基础，给出上行的总体实现策略和实现方案。对CRC编码、Turbo编码和速率匹配模块进行了简要的实现分析。详细阐述了DFT和FFT模块的硬件设计思路和RTL实现。DFT模块采用了级联结构，通过实时睡眠以降低功耗，优化了DFT硬件模块的整序读地址过程，减少旋转因子的存储个数以降低存储开销。FFT模块采用了部分并行的架构，且基本运算单元可配置，同时可分时复用。在300MHz的时钟频率下，只需要实例化3个DFT和2个FFT硬件加速器即可满足LTE-A上行峰值速率的要求。⑷利用SV语言和VMM验证方法学，同时应用基于覆盖驱动、带约束的随机激励等多种现代先进的验证技术进行仿真验证。利用VCS仿真工具进行仿真，仿真结果表明，硬件加速器行为符合设计期望，运算时间和评估结果一致。