随着集成电路特征尺寸的不断缩小,静态随机存储器对空间辐射、核辐射环境甚至地面辐射环境都非常敏感,辐射产生的带电粒子会引发软错误,导致存储器出现信息丢失或功能失效。在航天、核技术和关键的民用领域,集成电路的容错抗辐射已经成为一种必不可少的技术。当集成电路进入深亚微米工艺后,一次单粒子辐射事件会引发存储器多位翻转,多位翻转出现的几率和位数随着工艺尺寸的缩小而增加,在目前主流工艺的静态随机存储器中尤为明显。　　存储器多位翻转模型分析技术的目标是在存储器设计初期即可对其可靠性进行快速、有效地评估,避免了芯片流片后的可靠性不达标而进行的返工。此外,每一种纠错能力强的加固技术都需要大量的硬件冗余,严重地恶化存储器的性能参数。根据不同的设计需求,研究高可靠性、低开销的存储器抗多位翻转加固技术变得至关重要。本文针对静态随机存储器多位翻转的加固设计与分析技术这两个热点问题展开研究,主要工作包括:　　研究了采用错误修正码(Error Correction Codes,ECC)加固技术的存储器多位翻转可靠性模型分析技术。存储器多位翻转事件可以等效为具有更大存储容量或更低事件到达率的单粒子翻转事件,但是在辐射环境中辐射事件产生的错误交叠和辐射事件的角度等因素对存储器可靠性分析结果影响较大。首先,本文根据存储器多位翻转的辐射试验结果,利用概率统计和数学分析的方法对上述环境因素进行参数化建模,提出了存储器多位翻转的错误交叠和辐射事件角度的评估模型。随后,本文在已有的单粒子翻转辐射事件下存储器的可靠性模型基础上，考虑了所建立的辐射环境参数后,分别对采用擦除技术和未采用擦除技术下的存储器可靠性进行了分析并给出了存储器可靠性模型有效的边界条件,提出了一个分析结果更加精确的存储器可靠性评估模型。提出的模型在设计初期即可对存储器在多位翻转影响下的可靠性进行快速、有效地的分析。最后,通过构建的多位翻转模拟验证平台检验了提出可靠性模型的有效性。　　对低冗余的ECC构造优化技术进行了研究。ECC的修正能力与其奇偶校验矩阵的构成有关,修正能力强的ECC需要更多的冗余位,其奇偶校验矩阵也具有更多的行数和列数。本文探索新的错误修正码结构,利用算法约束对奇偶校验矩阵的构造进行改进和优化,在不增加冗余位的前提下,实现修正能力的提高。基于传统的单错误修正、双错误探测(Single Error Correction and Double Error Detection,SEC-DED)码,本文首先给出了构建单错误修正、双错误探测、相邻双错误修正(Single Error Correction,Double Error Detection and Double Adjacent Error Correction,SEC-DED-DAEC)码奇偶校验矩阵的构造规则,然后在构造规则的基础上研究低误码率的SEC-DED-DAEC码奇偶校验矩阵的构造特点。通过适当地增加奇偶校验矩阵列向量的重量、改变奇偶校验矩阵列向量的顺序的方式,提出了一种低误码率的SEC-DED-DAEC码,随后利用伪贪婪搜索算法对其奇偶校验矩阵进行优化。最后对提出的SEC-DED-DAEC码进行了电路实现和可靠性的分析,结果表明提出的SEC-DED-DAEC码的冗余开销基本与传统的SEC-DED码相同,其误码率低于国际同类文献的结果。　　研究了二维修正码加固技术。本文提出了一种可以修正任意宽度多位错误且硬件开销较低的二维修正码构建方案。首先,把一个存储器的字看作一个二维矩阵的形式,多位错误探测码和奇偶校验码分别加入到矩阵的每一行和每一列中,从而构成了二维修正码,既保证了存储器的高修正能力,又不会过多地引入硬件冗余。其次,从二维矩阵行数和列数的构成方式与编码选取的角度,给出最小化存储器冗余位的条件。随后,提出了一种版图分割法,解决了二维修正码冗余位出现多位错误后影响输出数据正确性的问题。最后,设计并实现了二维修正码加固的存储器系统,对提出的二维修正码和加固后的存储器系统进行了电路性能和可靠性的分析。模拟结果表明提出的二维修正码硬件冗余较低,可以很好地抑制高能空间辐射环境下出现的多位错误。　　对抗多位翻转故障安全ECC加固技术进行了研究。本文首先研究了具有故障安全能力ECC码字的构造特性,提出了一种新颖的具有故障安全能力的“混合码”。提出的混合码利用了码字的物理布局会对多位错误的间隔起限制作用这一特性,通过选择最小重量较低或译码级数较少的欧氏几何低密度单奇偶校验(Euclidean Geometry-Low Density Parity Check,EG-LDPC)码与汉明码相结合的方式,达到对存储阵列中的多位错误和ECC电路中出现的错误进行修正的目的,从而有效地降低了整个存储器系统的冗余开销。随后设计了混合码的编码器和译码器,并提出了一种改进的大数逻辑译码算法,此算法可以最小化混合码中 EG-LDPC部分的译码步骤,进而降低数据存取过程中的延迟和功耗。最后设计了具有故障安全能力的抗多位翻转存储器系统,它既可以修正存储阵列中的多位错误又可以修正ECC电路中出现的错误。设计的抗多位翻转故障安全存储器系统与现有的故障安全方案相比,明显具有更少的冗余开销和译码步骤,具备了一定的实用价值。