卷积神经网络(Convolutional Neural Networks,CNN)近年来在图像分类、目标检测、视频语义分析等领域取得了突破性的进展,其强大的特征学习与分类能力得到广泛的关注。由于卷积神经网络庞大的参数数量与巨大的计算量,将其直接应用到具有有限计算与存储资源的硬件平台上并非易事,因此迫切需要研究卷积神经网络的有效硬件实现技术。本文对卷积神经网络的FPGA硬件实现算法展开研究,结合硬件特性,提出了基于分块处理、跨通道计算、数据缓存与并行运算的代码优化方法,设计了一种适于硬件实现的数据流。此外,通过矩阵分解降维对全连接层进行算法优化,减少全连接层的参数个数与计算量。对数据进行定点化处理,压缩了网络参数和中间数据,在缓解了带宽压力的同时也提高了整个设计的处理效率。以提出的硬件优化技术为基础,本文提出了用于目标识别的Tiny-YOLO网络的FPGA硬件实现方案。针对卷积计算的数据缓存,除使用片外DDR SDRAM用以存储输入输出数据之外,同时使用片上BRAM作为一级缓存和使用寄存器作为二级缓存,通过层次化的存储结构提高数据的重复利用率,减少数据存取对带宽的压力。对计算资源进行合理分配,设计通用的并行化的计算单元(Processing Element,PE),实现更为有效的数据运算。针对Tiny-YOLO网络,讨论分块大小问题,并最终确定了一种计算与带宽相权衡的分块解决方案。最后,本文使用Vivado高层次综合(High-Level Synthesis,HLS)工具完成了方案的综合和验证。设计测试方案对硬件实现分别进行单元测试、集成测试与系统测试,验证设计的正确性,并给出了在VC707 FPGA平台的仿真结果。对硬件综合结果进行分析,查看硬件资源的占用情况,验证硬件设计的合理性。综合和测试结果表明,本设计在143MHz工作频率下可以达到21FPS的处理速度。