飞/推综合优化控制技术采用优化计算机实时接收飞机和发动机的信息,利用内嵌的优化模块,对发动机控制指令进行修正,使飞机和发动机的整体性能达到最优。本文首先在保持原有TMS320VC33 DSP + CPLD硬件框架不变的基础上,通过加入TL16C554串口扩展芯片和更新CPLD逻辑扩展芯片,对最初的基于TMS320VC33 DSP的优化计算机硬件系统进行了扩展改进,并完成了实物在回路仿真验证。为了进一步提高飞/推综合控制优化计算机的运算速度和集成度,提出了基于TMS320C6713和TMS320F2812双DSP平台的优化计算机硬件架构,并对其具体电路进行了详细设计,研制出了基于双DSP平台的优化计算机原理样机。然后研究了基于双DSP平台的优化计算机的软件开发流程,完成了SCI异步串口通讯和HPI主从机接口通讯的测试程序设计和硬件测试。测试结果表明采用双DSP架构可以显著提高优化计算机的运算速度和运行稳定性,也验证了该优化计算机设计方案是可行的。