近年来，随着集成电路生产工艺的进步，晶体管的特征尺寸不断缩小，使得单芯片能够集成的功能单元越来越多，产生了各式各样的复杂SOC芯片。这些SOC既需要具有较高的工作频率来完成复杂的运算任务，又需要高度集成的多个功能模块来完成不同的任务。高频率和高集成度带来了功耗高速增长的压力，因此优秀的低功耗设计成为复杂SOC能否成功的关键因素。　　本文结合龙芯2H芯片的物理设计实践，深入探讨和研究了纳米工艺下复杂SOC的低功耗设计方法，主要贡献及创新点如下:　　一、在芯片的物理设计过程中，提出了龙芯2H的整体低功耗物理设计方案。该方案从龙芯2H的结构特征出发，针对其在不同应用场景下的低功耗需求，采用了多种低功耗物理设计方法，包括动态电压和频率调节、电源门控以及多电压域设计等，并给出了这些方法的设计准则和实施效果，其中动态电压和频率调节技术最高能够节省80％的动态功耗，电源门控能够节省媒体模块在空闲时的漏电功耗，多电压域设计使得整个芯片的待机电流仅有几十微安，最后，总结了针对龙芯2H采用的层次化低功耗物理设计方法。　　二、在电路的物理设计过程中，提出了使用时钟偏差调度方法来优化峰值功耗的方法。该方法通过对电路峰值功耗的关键部分进行建模，包括触发器、组合逻辑单元和时钟缓冲器单元，克服了传统方法在这些部分功耗模型的不准确性，采用时域分配结合翻转概率的方法构建了电路的峰值功耗与触发器的时钟延迟之间的关系，在保证电路时序约束的前提下，通过遗传算法实现了电路峰值功耗的优化，并针对ISCAS89测试电路和实际的设计分别验证了该方法的有效性，在大部分的电路的峰值功耗优化过程中得到了40-60％的改善。　　三、在电源地网络设计过程中，提出了基于时序约束的高可靠性电源门控结构设计方法。该方法建立了电源门控结构的电阻网络分析模型，并引入新工艺下电迁移现象对电源门控结构中电源地网络的约束，定性分析了电迁移对于休眠晶体管尺寸调节的限制，并将电迁移约束应用到休眠晶体管尺寸调节问题的权值函数中，使得生成的门控电源网络具有更高的可靠性，最后，在大部分的实验电路中，该方法使得门控电源结构中电源地网络上的平均电流减小20％左右。