随着半导体技术的不断发展，静态随机存取存储器(Static Random AccessMemory，SRAM)已被广泛应用于计算机、便携式移动设备、汽车电子、传感器和医疗设备等需要快速存取的高性能系统中，它在提高芯片的可靠性、降低芯片的成本与功耗以及改善系统性能等方面都起到了至关重要的作用。因此，对SRAM进行深入和细致的研究，对于我国研发具有自主知识产权的低功耗高性能存储器，推动我国微电子技术的发展，具有重要的理论价值和实际应用意义。　　本文主要完成的内容及获得的成果如下。　　1、设计了基于Chartered0.35um CMOS工艺SRAM的存储阵列和外围电路。外围电路主要包括译码电路、灵敏放大器、预充电路和多路选择器。其中译码电路使用了一级译码技术，灵敏放大器选用锁存型灵敏放大器。最终完成一款8×8bits的SRAM存储器，版图面积为0.778×0.758mm2，并最终实现流片。　　2、完成芯片的封装和测试。芯片采用DIP40封装格式，制作PCB测试板，搭建测试平台测试芯片。控制信号和数据信号从FPGA开发板获得，使用示波器捕捉信号，测试结果显示:在时钟频率为20M Hz时，芯片可以正常工作，存取时间约为6.2ns，最大功耗约为6.12mW，测试结果表明芯片的功能和性能都达到了预期的设计目标。　　3、针对先进工艺给传统SRAM设计带来的挑战，比较分析了已提出的不同拓扑结构SRAM单元，包括7管、8管、9管、10管和11管单元。在标准工艺和工艺角下，从静态噪声容限、漏功耗和读写延迟三个方面，对具有代表性的不同SRAM单元结构进行仿真分析，并最终择优选择一种8管单元作为优化设计对象。　　4、完成对8管SRAM单元的优化设计。为了实现低功耗高性能的目标，应用多阂值电压技术，对不同双阈值组合情形的该8管单元进行仿真，对比分析不同双阈值组合单元的性能，总结得到对各个性能影响最大的因素，为设计者不同需求的设计提供了多阈值参考。由于该8管SRAM单元使用单端读位线，所以本文设计了读辅助电路，并完成仿真验证。