随着集成电路规模越来越大，在超大规模集成电路中将传统模拟电路数字化的趋势越来越明显，模数转换器（ADC）在模拟和数字领域中扮演着一个转换媒介的角色，因此如何将模拟信号有效高速的转换成数字信号成为十分有意义的课题。奈奎斯特ADC经过几十年的发展，在速度上能够实现GHz级别的转换速率，但是在精度上不易做到较高精度。相对而言，ΣΔADC在实现高精度转换器上有很大的优势。ΣΔADC由ΣΔ调制器和数字抽取滤波器组成，调制器部分应用过采样和噪声整形技术提升调制器的信噪比，数字抽取滤波器部分应用数字化的方式十分高效地滤除调制器产生的高频噪声，实现ADC的降采样输出。ΣΔADC可以分为离散时间（DT）ΣΔADC和连续时间（CT）ΣΔADC，相比之下CTΣΔADC能够实现较高的带宽，并且由于存在内在的抗混叠结构CTΣΔADC在未来高精度ADC领域将占据一席之地，因此如何设计一款高精度的CTΣΔADC变得十分重要。
　　本文创新性地提出了两种不同结构的连续时间ΣΔ调制器，分别是单环三阶连续时间ΣΔ调制器和连续时间MASH2-1-1级联调制器结构。在单环结构连续时间ΣΔ调制器中，采用带本地谐振因子的CRFB结构，优化调制器噪声传递函数的零点位置，从而提升调制器的信噪比。针对连续时间对时钟抖动的敏感问题，本次设计采用SCR DAC反馈结构降低时钟抖动的影响。本文中对连续时间ΣΔ调制器的设计方法作了详细的介绍，并且分析了调制器结构中存在的主要非理想因素，通过simulink行为级模型和实际电路仿真的方式实现单环结构设计的指标。采用tsmc0.18工艺，在OSR=40下实现调制器信噪比达到79.1dB，相当于12.8bits的有效位数，调制器的电路功耗仅为1.32mW。本次级联调制器采用全前馈的连续时间MASH2-1-1结构，各级调制器均采用CIFF结构减小积分器的输出范围，方便级联结构的设计，通过最终的simulink行为级模型仿真得到164dB的超高信噪比。