随着集成电路制造工艺逐步迈入纳米尺度,对于纳米加工技术和纳米电子器件的研究成为一个前沿热点。实现纳米电子器件有“自上而下”和“自下而上”两种路线,前者可以充分利用现有的微电子的工艺,后者则用化学或生物的自组装等方法来构造纳米尺度的结构,代表了更为彻底的技术转变。单电子晶体管(Single Electron Transistor,SET)是基于量子隧穿效应和库仑阻塞效应工作的新型纳米电子器件,由于其具有纳米尺寸、极低功耗、高集成度等优点在研究领域内得到了广泛关注。与实现纳米电子器件相对应,制备单电子晶体管也有“自上而下”和“自下而上”两种方法。单电子晶体管的实用化必须要解决两个难点:一是实现在室温条件下的正常工作,二是在制备大量器件时保证其性质的一致性。为了解决以上两个难点,本文基于有序介孔二氧化硅薄膜,结合“自上而下”和“自下而上”两种方法来制备单电子晶体管。一方面,以有序介孔二氧化硅薄膜为模板采用化学自组装的“自下而上”方法制作3nm的金量子点作为单电子晶体管的库仑岛。另一方面,采用“自上而下”的纳米加工技术制备单电子晶体管的电极。主要工作和创新包括:1)制备有序介孔二氧化硅薄膜,并用透射电子显微镜、傅立叶红外光谱仪对薄膜进行表征。2)用有序介孔二氧化硅薄膜组装金量子点,并用紫外可见分光光度计对组装了量子点的薄膜进行表征。3)根据有序介孔薄膜的特点设计单电子晶体管的结构,在组装了金量子点的介孔薄膜上进行刻蚀、沉积电极形成单电子晶体管,并用半导体参数测试仪对单电子晶体管的电学特性进行测试。4)根据测试结果改进了单电子晶体管的宏模型,并对单电子晶体管的源漏极的IV特性和栅控特性进行模拟。