随着人们生活水平的不断提高，固定尺寸、单一画面的视频图像显示已经无法满足人们的视觉要求，超高清、超大分辨率的视频画面显示以及多通道视频信号融合已逐渐成为视频显示的主流。若单纯使用软件算法来实现这些功能，将会增加核处理器CPU的运算时间和运算量，因此本论文基于降低CPU处理数据的复杂度，提出了一种可在硬件平台上实现高清视频图像实时输出的设计方案。论文以FPGA为核处理器，实现对视频信号的实时处理及整体系统的逻辑功能控制。设计的主要内容是完成图像缩放算法的硬件实现，以及实现FPGA与外部存储器间的高速视频数据交互功能，首先通过MATLAB对缩放算法进行仿真，在对图像的质量和可实时性进行权衡的基础上，选取一种能够用硬件语言对其理论公式进行行为级描述的插值算法。设计采用模块化思想对系统进行了划分，在XILINX公司的开发工具ISE上使用硬件描述语言Verilog HDL进行了模块功能的实现，并通过Isim前仿真验证了系统逻辑功能的正确性，然后通过布局布线、后仿真、时序约束及硬件调试，最终使得系统性能都达到预期指标。实现了输入视频图像的分辨率最高可达1920×1080，输出可支持4个LCD/LED液晶屏幕拼接，且每屏最大分辨率可为1920×1080的高清视频图像显示。同时为今后视频图像在异型拼接、融合处理以及远距离传输等方面的研究设计，提供了硬件基础，并对相关类型设计具有一定的参考价值。