随着互补金属氧化物半导体（CMOS）尺寸缩减物理极限的逼近,超越CMOS（Beyond CMOS）技术被视为CMOS技术在未来的重要补充。新型纳米器件在这个过程中起着至关重要的作用,新型纳米器件包括碳纳米管场效应管（CNT FET）、阻变存储器（RRAM）、隧穿场效应管、自旋电子器件等,它们有着传统CMOS不具备的器件面积小、较小能耗-延迟乘积（EDP）、非易失性、高电子迁移率等优点。但是由于制造方法的特殊,新型纳米器件存在缺陷率高的问题,这些缺陷会导致电路的故障。本文提出了一种基于现场可编程纳米线互联架构的纠错专用ASIC架构FT-FPNI（Fault-tolerant Field Programmable Nanowire Interconnects）,该架构由一层纳米线互连层和一层纳米器件逻辑层构成,两层之间由通孔相连,输入纳米线和输出纳米线之间是阻变存储器（RRAM）,其电阻受两端所施加的电压控制。纳米器件逻辑层由新型纳米器件（CNT FET,RRAM等）组成,固定数目的纳米器件组成最基本的元单元,在缺陷检测阶段,有缺陷的元单元会被检测出来,之后通过改变RRAM的电阻剔除缺陷元单元。在电路配置阶段,通过更改RRAM的电阻决定元单元之间的连接情况,配置功能电路。本文研究了两种纳米器件CNT FET和RRAM的逻辑层。首先分析研究了碳纳米管晶体管或非门（CNT NOR）和阻变存储器查找表（RRAM-LUT）的特性和优点,然后根据器件的特性分别给出了CNT NOR门和RRAM-LUT作为元单元时,本文提出的纠错架构FT-FPNI的检错和配置过程。采用Verilog HDL的缺陷注入方法,使用Quartus II+Model Sim&FPGA做了软硬件验证,证实了FT-FPNI的可行性,其纠错成功率达到100%,CNT NOR延迟低至2.89ps,功耗6.789p W,相比现有CMOS工艺低了两个数量级。最后,比较了本文提出的纠错架构FT-FPNI和传统纠错技术TMR-MAJ的表现,在面积方面,FT-FPNI架构比TMR-MAJ减小了53%,且在TMR-MAJ失灵的缺陷率下,FT-FPNI仍然可以实现100%纠错。