现场可编程门阵列(FPGA)以其独特的可重构技术,以及低成本低风险等优势在过去的20年中迅速成为超大规模集成电路的重要器件之一。决定FPGA独特性能的一个至关重要的部分就是FPGA的结构,它对最后生成器件的速度,面积,功耗等性能都有非常重大的影响。而在整个FPGA结构的设计中,可编程互连资源因其占到了整个芯片60%～70%的面积和延时而成为FPGA结构设计的重中之重。本文总结了国内外FPGA互连资源的研究现状,围绕我国具有自主知识产权的FPGA芯片的互连结构的设计实现展开,并且提出了一种用于可测性设计的FPGA互连扫描链。首先介绍了我们实验室自主研发的FDP2009FPGA的互连资源设计,并指出了其不足之处：传统的可编程互联结构在短距离互连上往往采用单管、中距离上有双向线,这使得在CLB中查找表(LUT)数目变大后,互连上的延迟会随线长增加而呈指数增长。然后本文提出了一种改进的高性能互连结构,改进了短、中和长距离互连,使得其在CLB中LUT数目增加的情况下让芯片拥有更好的互连延迟特性,通过对这种互连结构和传统的互连结构进行建模仿真并对延迟性能比较,结果显示,两倍线的平均延迟降低了21.9%、六倍线的平均延迟均降低了近21.7%,长线平均延迟降低了约4%。这种高性能互连结构应用于我们自主研发设计的FDP4P1芯片中,并对其互连性能进行了测试,验证了我们的思想。最后提出了一种在FPGA芯片中利用可编程逻辑单元中的触发器作为扫描用的触发器,插入互连测试专用的扫描链,用来测试互连线和互连开关。由于我们复用了触发器的,所以因插入扫描链而增加的面积微乎其微,但同时却可以大幅降低互连测试的难度。